CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و پیاده سازی مدولاسیون و دمدولاسیون ISB در سیستم PLC دیجیتال با استفاده از تکنیکهای DSP

عنوان مقاله: طراحی و پیاده سازی مدولاسیون و دمدولاسیون ISB در سیستم PLC دیجیتال با استفاده از تکنیکهای DSP
شناسه ملی مقاله: PSC15_077
منتشر شده در پانزدهمین کنفرانس بین المللی برق در سال 1378
مشخصات نویسندگان مقاله:

حمیدرضا حافظ عقیلی - گروه مخابرات - پژوهشگاه نیرو - ایران
امیرشهاب مجاهدی اصل - گروه مخابرات - پژوهشگاه نیرو - ایران

خلاصه مقاله:
سیستم PLC دیجیتال از مدولاسیون ISB برای ارسال و دریافت استفاده می کند . مدولاسیون ISB همان مدولاسیونSSB می باشد که در آن دو کانال مستقل در کنار یکدیگر گذاشته و ارسال می شوند . این مدولاسیون از نظر پهنای باند و انرژی اپتیمم می باشد . در این سیستم مدولاسیون فوق بصورت دیجیتالی و با استفاده از فیلترهای دقیق انجام می شود . در واقع عمل مدولاسیون توسط یک پردازنده DSP و فیلترهای نرم افزاری نوشته شده روی آن انجام می شود . پروسسور مورد استفاده یک پردازنده قوی بنام TMS 320 C50 می باشد . در مدولاتور نرخ نمونه برداری سیگنالهای ورودی16 KHzو سیگنال خروجی با نرخ 1600 KHz بازسازی می شود . در دمدولاتور نرخ نمونه برداری سیگنال ورودی 1600 KHz بازسازی می گردند . برای اینکه بتوان مخلوط کننده های طبقه آخر 16 KHz و سیگنالهای خروجی با نرخ را نیز بصورت نرم افزاری انجام داد از فیلترهای افزایش و کاهش نرخ نمونه برداری استفاده شده است . به این ترتیب تغییر فرکانس کاربر در PLC دیجیتالی براحتی و تنها با تغییر بخشی از نرم افزار سیستم انجام می شود . با توجه به مطلب بیان شده تولید سیستم فوق نسبت به مشاهده آنالوگ بسیار راحت تر خواهد بود . سیستم پیاده شده باتوجه به سبک برنامه های time Real نوشته شده، سخت افزار کوچکی را شامل می شود

کلمات کلیدی:
ISB ، افزایش نرخ، time Real ، مدولاسیون

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/36395/