محمد رضایی چوکامی - دانشجوی کارشناسی دانشکده چمران رشت

امروزه با کاهش مقیاس قطعات الکترونیکی در تکنولوژی ساخت بمنظور افزایش تراکم ترانزیستورها در یک تراشه و افزایش کارایی، اثرات نامطلوب به نام اثرات کانال کوتاه (مانند افزایش جریان خاموشی، کاهش سد پتانسیل در سمت درین، پدیده کاهش ولتاژ آستانه، تونل زنی گیت و...) پدیدار میشوند که کارایی قطعه را کاهش میدهند.جهت کاهش این اثرات ،یکی از ساختارهایی که در تکنولوژی های ساخت بسیار مورد توجه قرار گرفته است، FinFET می باشد. سلول حافظه SRAM شش ترانزیستوری متداول در ناحیه زیرآستانه عملکرد مناسبی ندارد. برای کاهش توان مصرفی عملکرد حافظه در ناحیه زیرآستانه بسیار ضروری است. با طراحی سلول ارائه شده و سلول شش ترانزیستوری متداول و یک سلول دیگر از مقالات اخیر برای مقایسه و با استفاده از تکنولوژی ۰۹ نانومتر صنعتی و انجام شبیه سازی با HSPICE ملاحظه میشود که طرح ارائه شده نسبت به سلول شش ترانزیستور به میزان ۴۹.۰۵% پایداری خواندن را بهبود داده است

SRAM، CMOS ، FinFET،SOI ، نانو لوله ها