آرش فرکیش - دانشکدهی مهندسی برق و کامپیوتر، دانشگاه آزاد اسلامی واحد اراک
علی جهانیان - استادیار دانشکدهی مهندسی برق و کامپیوتر، دانشگاه شهید بهشتی

ابزارهای طراحی فیزیکی عمدتاً دارای الگوریتم هایی با پیچیدگی زمانی غیرچندجملهای هستند که زمان اجرای بسیار بالایی دارند. با توجه به اینکه طولانی شدن زمان اجرای این بخش، بر کل زمان طراحی خودکار سختافزار تأثیر مستقیم دارد، کاهش زمان اجرای بخش طراحی فیزیکی از اهمیت بالایی برخوردار است. در چند سال اخیر پردازندههایی با معماری های چند هسته ای ارائه شده که پتانسیل مناسبی برای اجرای برنامه های چند نخی دارند. در این مقاله یک الگوریتم جدید برای اجرای الگوریتم مسیریابی سراسری راهیابPathFinder) به صورت موازی و بر پایه معماری پردازنده های چند هسته ای ارائه شده است. نتایج آزمایش های انجام شده نشان می دهد که زمان اجرای حالت دو نخی نسبت به تک نخی % 47.8 و حالت چهارنخی نسبت به حالت تک نخی به نسبت % 70.9 کاهش می یابد بدون اینکه هیچ افت کیفیتی وجود داشته باشد

الگوریتم راهیاب، الگوریتمهای موازی، سیستمهای چندهستهای