روش های کاهش توان در مبدل های آنالوگ به دیجیتال Pipelined
عنوان مقاله: روش های کاهش توان در مبدل های آنالوگ به دیجیتال Pipelined
شناسه ملی مقاله: ISCEE15_246
منتشر شده در پانزدهمین کنفرانس دانشجویی مهندسی برق ایران در سال 1391
شناسه ملی مقاله: ISCEE15_246
منتشر شده در پانزدهمین کنفرانس دانشجویی مهندسی برق ایران در سال 1391
مشخصات نویسندگان مقاله:
عطیه السادات خوانساری زاده - دانشگاه آزاد قزوین
سیدحسن میرحسینی دیلمان
خلاصه مقاله:
عطیه السادات خوانساری زاده - دانشگاه آزاد قزوین
سیدحسن میرحسینی دیلمان
با توجه به روند اخیر کوچکتر شدن تکنولوژی و کاهش ولتاژ تغذیه،مشکل اساسی در مدارات آنالوگ بر خلاف مدارات دیجیتال ،افزایش توان مصرفی است.بنابراین در این مقاله یک تحلیل مقایسه ای از روش های اصلی کاهش توان مصرفی در مبدل های آنالوگ به دیجیتال ،Pipelined که یکی از رایجترین مبدل های داده می باشد،ارائه شده است. این روش ها به دو گروه عمده تقسیم بندی می شوند -1 روش های بهینه سازی ساختاری در معماری متداول Pipelined پیکربندی های اولیه مداری طراحی شده برای کمینه کردن توان مصرفی توسط واحدهای جداگانه
کلمات کلیدی: آپ امپ های سوییچ شده، آپ امپ های شبه تفاضلی،خازن های سوییچ شده،مبدل آنالوگ به دیجیتالMDAC، CMOS، Pipelined
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/170980/