نصور باقری - استادیار دانشکده برق و کامپیوتر دانشگاه تربیت دبیر شهید رجایی
رضا ابراهیم پور - استادیار دانشکده برق و کامپیوتر دانشگاه تربیت دبیر شهید رجایی
مریم کمرزرین - دانشجوی کارشناسی ارشد برق الکترونیک دانشگاه تربیت دبیر شهید رجایی

پیشرفت روزافزون مخابرات دیجیتال و افزایش حجم مبادله اطلاعات از طریق شبکه های مخابره داده یکی از ضروریات دنیای امروز محسوب می شود. یکی از وظایف مهم صاحب نظران امروز دنیای ارتباطات طراحی الگوریتم هایی با قابلیت و انعطاف پذیری بالا است. در این مقاله معماری جدیدی از پیاده سازی سخت افزاری الگوریتم رمز سبک وزن بلوکی MIBS به منظور کاهش سطح گیت ارائه شده است. پیام ورودی این الگوریتم دارای طول 64 بیت می باشد و از کلیدهایی با طول 64 یا 80 بیت استفاده می کند. نتایج به دست آمده از بررسی دو ساختار کلید، قابلیت صرفه جویی گیت مصرفی را برای کلید 80 بیتی به میزان 116/04GE و برای کلید 64 بیتی به میزان 138/04GE نشان می دهد. در این مقاله از زبان توصیف سخت افزار (VHDL) و از نرم افزار ACTIVE HDL برای شبیه سازی استفاده شده است. نتایج حاصل از سنتز طرح بر روی تراشه XC3S400 از خانواده SPARTANIII در تکنولوژی 0/18 میکرومتر CMOS مورد بررسی قرار گرفته است.

الگوریتم MIBS، پیاده سازی فشرده، رمزنگاری سبک وزن، کلید 64 بیتی، کلید 80 بیتی