سیمین محمدزاده خانی - دانشجوی کارشناسی ارشد برق- الکترونیک، دانشگاه آزاد اسلامی، پردیس علوم و تحقیقات، خراسان شمالی- ایران
منیره هوشمند - استادیار گروه برق، دانشگاه بین المللی امام رضا (ع)

در سال های اخیر منطق برگشت پذیر به دلیل توانایی در کاهش اتلاف توان توجه زیادی را به خود جلب کرده است. منطق برگشت پذیر علاوه بر کاهش اتلاف توان موجب بالا بردن سرعت مدارات نانومتری، افزایش قابلیت حمل دستگاه ها و کوچک شدن سایز مدارات در حد نانو می شود. از آنجایی که جمع کننده ها یکی از مهمترین عناصر در سیستم های دیجیتال محسوب می شوند، ارائه یک طراحی بهینه از این مدارات به صورت برگشتپذیر از اولویت بیشتری نسبت به سایر قسمتها برخوردار است. در این مقاله با استفاده از گیت های برگشت پذیر ابتدا مدار جمع کننده با پیش بینی رقم نقلی ارائه شده است، سپس توسط این مدار به طراحی جمعکننده BCD برگشتپذیر با پیشبینی رقم نقلی پرداخته شده است و نشان داده شده است که این طرحها از نظر پارامترهای بهینه سازی در مدارات برگشت پذیر (تعداد گیت برگشت پذیر، تعداد ورودی ثابت، تعداد خروجی زائد، هزینه کوانتومی، پیچیدگی سخت افزاری) نسبت به طرحهای مشابه بهبود یافته اند و از کارایی بالاتری برخوردار می باشند.

منطق برگشت پذیر، جمع کننده با پیش بینی رقم نقلی، جمع کننده BCD با پیش بینی رقم نقلی، ورودی ثابت، خروجی زائد، هزینه کوانتومی، پیچیدگی سخت افزاری