مهدی تقی زاده - دانشگاه تربیت مدرس، دانشکده فنی و مهندسی، بخش مهندسی برق و کامپیوتر
عبدالرضا نبوی

در این مقاله یک مدولاتور سیگما - دلتای تک حلقه مرتبه 5 طراحی و پیاده سازی شده است که در آن با بکارگیری همزمان انتگرال گیر و فیلتر IIR و ایجاد مسیر پیشخور از ورودی مدولاتور به ورودی کوانتایزر، یوئینگ خروجی طبقات کاهش یافته و پیاده سازی یک مدولاتور عملی دقت بالا و باند وسیع با نرخ بیش نمونه برداری کم امکان پذیر شده است. همچنین استفاده از نمونه برداری با تاخیر در مسیر فیدبک، تعداد تقویت کننده عملیاتی مورد نیاز در پیاده سازی فیلتر IIR را کاهش داده و در نتیجه توان مصرفی مدار کمتر می شود. این ساختار در محیط Hspice با تکنولوژی 130 نانومتر CMOS شبیه سازی شده است و با منبع ولتاژ 1/2 ولت و نرخ بیش نمونه برداری 8، مقدار SNDR برابر 92dB و پهنای باند نایکوئیست 12 مگاهرتز حاصل می شود. توان مصرفی مدار 53mW است.

باند وسیع ، ساختاد اعوجاج پایین ، مدولاتار سیگما- دلتا ، فیلتر IIR ، تابع تبدیل نویز NTF