معصومه خانلری - دانشکده مهندسی دانشگاه تربیت مدرس تهران
محمد باقر غزنوی قوشچی - دانشکده مهندسی دانشگاه شاهد تهران
عبدالرضا نبوی - دانشکده مهندسی دانشگاه تربیت مدرس تهران

انتساب منابع و رجیسترها در فرایند سنتز سطح بالا تاثیر قابل توجهی بر میزان مصرف توان مدارهای دیجیتال دارد. این مقاله روشی ارائه می نماید که در آن انتساب منابع همزمان با انتساب رجیسترها، بر مبنای استفاده مؤثر از عمر مفید سیگنال در سیک های گراف CDFG انجام می شود که موجب کاهش تعداد رجیسترها و همچنین سوئیچینگ آنها و پیچیدگی کنترلر می شود. نتایج تجربی سنتز با تکنولوژی 0.18um به طور متوسط تا حدود 21/6 درصد و در تکنولوژی 0.13um به طور متوسط تا حدود 25/3 درصد به کاهش توان منجر شده است. این روش به صورت الگوریتمیک قابلیت استفاده در فرایندهای سنتز سطح بالا و مبتنی بر گراف CDFG را دارد.

انتساب منابع و رجیسترها ، سنتز سطح بالا ، مصرف توان