معماری نوینی جهت ترکیب پردازش موازی در سطح تراشه و سیستم
عنوان مقاله: معماری نوینی جهت ترکیب پردازش موازی در سطح تراشه و سیستم
شناسه ملی مقاله: ITCT04_068
منتشر شده در چهارمین کنفرانس ملی فناوری اطلاعات، کامپیوتر و مخابرات در سال 1396
شناسه ملی مقاله: ITCT04_068
منتشر شده در چهارمین کنفرانس ملی فناوری اطلاعات، کامپیوتر و مخابرات در سال 1396
مشخصات نویسندگان مقاله:
رضا کردی - استادیار گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، واحد خرم آباد، دانشگاه آزاد اسلامی، خرم آباد، ایران
ندا محمودی - دانشجوی کارشناسی ارشد نرم افزار کامپیوتر، دانشکده فنی و مهندسی، واحد خرم آباد، دانشگاه آزاد اسلامی، خرم آباد، ایران
خلاصه مقاله:
رضا کردی - استادیار گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، واحد خرم آباد، دانشگاه آزاد اسلامی، خرم آباد، ایران
ندا محمودی - دانشجوی کارشناسی ارشد نرم افزار کامپیوتر، دانشکده فنی و مهندسی، واحد خرم آباد، دانشگاه آزاد اسلامی، خرم آباد، ایران
در سال های اخیر حجم پردازش ها رشد فزاینده ای داشته است و HPC که بهره وری حداکثری ماشین های محاسباتی را دنبال می کند، به عنوان یک اصل ضروری مطرح شده است. امروزه GPU و FPGA به عنوان دو بازیگر کلیدی قدرتمند در زمینه محاسبات موازیظاهر شده اند. در این مقاله قصد داریم تا با بکارگیری این دو پلتفرم کارایی مدارات FPGA را افزایش دهیم . بدین منظور الگوریتمضرب دو ماتریس N*N را در محیط CUDA و XILINX اجرا کرده و نتایج حاصل از اجرای الگوریتم را با یکدیگر مقایسه می کنیم و در نهایت با ترکیب دو پلتفرم FPGA و GPU زمان اجرای الگوریتم ضرب دو ماتریس N*N را بدست می آوریم . نتایج حاصل از ترکیب دو پلتفرم نشان می دهد که در نتیجه ی اجرای الگوریتم ضرب دو ماتریس N*N زمان اجرا نسبت به بکارگیری منحصربه فرد مدارات FPGA حدود 2.7 برابر کاهش خواهد یافت.
کلمات کلیدی: U ، FPGA ، CUDA ، HPC
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/668791/