ارایه یک الگوریتم مسیریابی جدید تحمل پذیر خطا در ارتباطات تراشه شبکه ای

سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,646

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI10_165

تاریخ نمایه سازی: 25 آذر 1390

چکیده مقاله:

امروزه می توان به کمک معماری تراشه شبکه ای طراحی سیستمهای با پیچیدگی بالا را براساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده انجام داد اما درساخت این تراشه ها هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خطاهای غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد از این رو تحمل پذیری خطا در ارتباطات نقش مهمی در گسترش معماری تراشه شبکه ای دارد در این مقاله الگوریتم جدیدی جهت افزایش قابلیت تحمل پذیری خطا درتراشه های شبکه ای پیشنهاد شده است و کارایی این الگوریتم نسبتبه الگوریتم های قبلی مانند سیل آسای احتمالی سیل آسای جهت دار مارپیچی مقایسه شده است نتایج شبه سازی نشان میدهد الگوریتم های سیل اسا سربار ارتباطی زیاد و سطح تحمل پذیری خطا بالایی را ایجاد می کنند در مقابل الگوریتم مارپیچی سربار ارتباطی پایین و همچنین سطح تحمل پذیری خطا نسبتا پایینی دارد.

نویسندگان

وحید جمشیدی گوهرریزی

دانشگاه علم و صنعت ایران

مهدی دهقان

دانشگاه صنعتی امیرکبیر

رضا برنگی

دانشگاه علم و صنعت ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • _ Kurmar S.. t _ _ Network on Chip Architecture ...
  • _ L... De Micheli (.. "Networks on Chip: A new ...
  • _ munication networks, " NETWORKS, Oct, I988, v. !8, pp. ...
  • _ Li L , Halpern J., Haas Z., :Gossip-based ad ...
  • _ LEcuyer P.. Pannecton F.. 0.A new cass of linear ...
  • نمایش کامل مراجع