یک الگوریتم زمانبندی لیست پویا برای افراز زمانی در سیستمهای نهفته قابل بازپیکربندی پویا

سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,964

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI12_070

تاریخ نمایه سازی: 23 دی 1386

چکیده مقاله:

سیستمهای نهفته قاب ل بازپیکربندی بصورت پویا از پردازنده های همه منظوره و آرایههای منطقی قابل برنامهریزی* تشکیل شدهاند، بطوریکه آرایه های منطقی قاب ل برنامهریزی می توانند در زمان اجرا بازپیکربندی شوند و باعث کاهش هزینهگردند [ 1]. بعلت قابلیت بازپیکربندی بصورت پویا، مجازیسازی†منابع امری شدنی است و یک راه حل جالب برای ذخیره فضای سیلیکان بشمار میرود. این مقاله یک الگوری تم افراز زمانی برای تقسیم بندی گرافهای جریان داده برای سیستم های نهفته قابل بازپیکربندی بصورت پویا ار ائه می کند. این الگوریتم بر اساس توسعه الگوریتم زمانبندی لیست ایستا به یک نمونه پویا، با در نظر گرفتن تابع هزینه جدید است. گرهها بایستی به داخل یک تکه‡ بر اساس تابع هزینهای که بطور پویا بعد از هر نگاشت محاسبه می شود، قرارگیرن د. تابع هزینه برای هر گره با در نظرگرفتن وابستگی به تکه جاری، طول مسیر بحرانی و تعداد ارتبا طهای آن با سایر گرهها محاسبه م ی- شود. نگاشت گرهها به یک تکه بر اساس رابطه وابستگی به تکه جاری ، منجرمی شود تا گرههای بیشتری با وابستگی بیشتر به تکه جاری اضافه شون د. بنابراین هزینه ارتبا ط کمتر، بهرهوری از فضای افزاره بیشتر و زمان اجرای هر تکه با توجه به طول مسیر بحرانی کاهش مییابد.

کلیدواژه ها:

افراز زمانی ، سیستمهای نهفته قابل بازپیکربندی پویا ، بازپیکربندیجزئی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Xilinx Inc., XC6000 Field Programma ble Gate Arrays, version 1.10, ...
  • S. M. Scalera, J. R. Vazquez, * The Design and ...
  • S. Trimberger, D. Carberry, A. Johnson, J. Wong, ،0 A ...
  • J. M. P. Cardoso and H. C. Neto, "An enhance ...
  • D. Chang, M. Marek- Sadowska, ، Bufer Minimization and Time-multipl ...
  • S. Trimberger, *Scheduling Designs into a Time- Multiplexed FPGA, ' ...
  • Bobda C., "Synthesis of dataflow graphs for reconfgurable systems using ...
  • C. Tseng and D.P. Siewoirek, "Automated Synthesis of data paths ...
  • C.H. Genotys and M.I. Elmasry, "A VLSI methodology with testability ...
  • S.Y. Kung, H.J. Whitehouse and T. Kailath, VLSI and Modern ...
  • Mehdipour F., Saheb Zamani M., Sedighi M., "An Integrated Temporal ...
  • R.P. Dick, D.L. Rhodes, TGFF, 1998. ...
  • نمایش کامل مراجع