معماری بهبود یافته برای کمک پردازنده در کاربرد های پردازش سیگنال و موازی سازی در سطح تکرار حلقه

سال انتشار: 1386
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,698

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI13_027

تاریخ نمایه سازی: 25 آبان 1386

چکیده مقاله:

یکی از روشه ای بهبود کارایی پردازنده ها استفاده از کمک پردازنده و محول کردن بخشی از بار پردازشی به آن است. در روشهای موجود ، کمک پردازنده ها غالباً همزمان با پردازنده اصلی، عملیات پردازش خود را انجام م ی دهند . بنابر این مسائلی از قبیل دسترسی همزمان به منابع، مانند حافظه، م ی تواند کارا یی آنها را کاهش دهد . در نتیجه کاهش دسترسی به حافظه می تواند نقش فراوانی در افزا یش کار ایی داشته باشد . در این مقاله روشی ارائه شده است که با مواز ی ساز ی، سرعت پردازش ر ا بالا می برد و در عین حال تعداد دسترسی به حافظه ر ا که تأثیر منفی زیادی بر کار ایی پردازنده دارد کاهش می دهد.

نویسندگان

سیدمنصور شهیدی

دانشجوی کارشناسی ارشد، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دا

مهدی صدیقی

استادیار، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صنعتی ا

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Yardimci, E, Franz, M, "Dynamic Parallelization and Mapping of Binary ...
  • Mei, B, Vemalde, S, Verkest, D, De Man, H, Lauwerein, ...
  • Zhang, W, Qian, XWang, Y, Zang, B, Zhu, C, "Optimizing ...
  • Brisk, P, Kaplan, A, Kastner, R, Sarrafzadeh, M, "Instruction Generation ...
  • Safizadeh, H, Noori, H, Sedighi, M, Jahanian, A, Zolfaghari, N, ...
  • نمایش کامل مراجع