CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

کاهش تاخیر واحد رمزگشا در پیاده سازی الگوریتم رایندال بر روی FPGA

اعتبار موردنیاز : ۱ | تعداد صفحات: ۶ | تعداد نمایش خلاصه: ۱۵۴۷ | نظرات: ۰
سال انتشار: ۱۳۸۶
نوع ارائه: پوستر
کد COI مقاله: ACCSI13_259
زبان مقاله: فارسی
حجم فایل: ۴۱۸.۵۷ کیلوبایت (فایل این مقاله در ۶ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۶ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله کاهش تاخیر واحد رمزگشا در پیاده سازی الگوریتم رایندال بر روی FPGA

  علی فانیان - دانشجوی دکتری برق - کامپوتر دانشگاه صنعتی اصفهان
    مهدی برنجکوب - استادیار دانشکده برق - کامپیوتر دانشگاه صنعتی اصفهان

چکیده مقاله:

پس از معرفی رایندال بعنوان الگوریتم رمز استاندارد در اکتبر سال 2000 میلادی توسط NIST، استفاده از آن به طور گسترده در کاربردهای مختلف سخت افزاری مورد توجه قرار گرفت. در پیاده سازی های سخت افزاری و نرم افزاری مورد توجه قرار گرفت. در پیاده سازی های سخت افزاری انجام گرفته بر روی این الگوریتم ، معمولا نرخ رمزگشا کمتر از نرخ رمزگذار است. این مسئله از انجا ناشی می شود که حجم عملیات در برخی از واحدهای رمزگشا بیشتر از معادل آنها در حالت رمزگذار است. از طرفی در کاربردهای پر سرعت که به هر دو واحد نیاز است این عدم یکنواختی سرعت می تواند باعث بروز مشکلات مختلفی گردد. در این مقاله با بررسی واحد رمزگشا و چالشهای پیاده سازی آن طرحی پیشنهاد خواهد شد که در آن با تعریف توابع جدید می توان رمز کننده ای طراحی نمود که در ان نرخ گذردهی واحد رمزگشا برابر با نرخ گذردهی واحد رمزگذار است.

کلیدواژه‌ها:

رمزنگاری ، رایندال ، FPGA , AES مدل ضربه ای

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-ACCSI13-ACCSI13_259.html
کد COI مقاله: ACCSI13_259

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
فانیان, علی و مهدی برنجکوب، ۱۳۸۶، کاهش تاخیر واحد رمزگشا در پیاده سازی الگوریتم رایندال بر روی FPGA، سیزدهمین کنفرانس سالانه انجمن کامپیوتر ایران، جزیره کیش، انجمن کامپیوتر، دانشگاه صنعتی شریف، https://www.civilica.com/Paper-ACCSI13-ACCSI13_259.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (فانیان, علی و مهدی برنجکوب، ۱۳۸۶)
برای بار دوم به بعد: (فانیان و برنجکوب، ۱۳۸۶)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • Nechavatal, J., Report on the development of Advanced Encryption Standard ...
  • Daemen, J., Rijmen, V., "The Rijndeal Block Cipher: AES Proposal: ...
  • Aoki, K., Lipmaa, H, Fast Implem entation of AES Candidates, ...
  • Daemen, J., Rijmen, V.: AES Proposal: The Rijndael Block Cipher. ...
  • Fischer, V., Realization of the Round 2 AES Candidates Using ...
  • فانیان، ع. سماوی، ش. برنجکوب، م. معماری جدید برای پیاده‌سازی ... (مقاله کنفرانسی)
  • عطایی، م. افتخاری، ی. سعیدی، ح. برنجکوب، م. "طراحی و ... (مقاله کنفرانسی)
  • Altera, High-Speed Rijndael En cryp ti on/Decryptio _ Processors., Hammercores ...
  • Fischer, V., Drutarovsky, M., Two Methods of Rijndael Implem entation ...
  • Mali, M., Novak, F., Hardware Imp lementation of AES Algorithm, ...
  • علم سنجی و رتبه بندی مقاله

    مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
    نوع مرکز: دانشگاه دولتی
    تعداد مقالات: ۱۲۹۰۸
    در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

    مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    مقالات پیشنهادی مرتبط

    مقالات مرتبط جدید

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.