ابزار تزریق اشکال مبتنی بر شبیه سازی در مدل های Verilog

سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,190

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI14_076

تاریخ نمایه سازی: 26 مهر 1387

چکیده مقاله:

ایجاد مکانیزم های تحمل پذیر اشکال در سیستم های تعبیه شده گام بسیار مهمی در طراحی سیستم های تعبیه شده مطمئن می باشد. یکی از راه های ارزیابی مکانیزم های تحمل پذیر اشکال در طراحی سیستم های تعبیه شده مطمئن استفاده از روش تزریق اشکال مبتنی بر شبیه سازی می باشد که دارای قابلیت کنترل و مشاهده بالا در آزمایشات تزریق اشکال می باشد. اینمقاله یک ابزار تزریق اشکال مبتنی بر شبیه سازی را به منظور ارزیابی مکانیزم های تحمل پذیری اشکال در سیستم های دیجیتال که با استفاده از زبان توصیف سخت افزار Verilog بیان شده اند، ارایه می دهد. این ابزار قادر به استخراج پارامترهای پوشش کشف اشکال و تاخیر کشف اشکال بوده و همچنین بررسی انتشار اشکال را امکان پذیر می سازد. عملکرد این ابزار شامل دو بخش، 1) تزریق اشکالات ماندگار یا گذرا با اعمال سیگنال تزریق اشکال در داخل کVerilog، 2)تحلیل نتایج شبیه سازی حاصل از تزریق اشکال می باشد. این ابزار قابلیت تزریق اشکال در همه سطوح تجرید شامل سوییچ، گیت، جریان داده، رفتاری و ساختاری را دارد.

کلیدواژه ها:

تزریق اشکال (Fault Injection) ، پوشش کشف خطا (Fault Detection Coverage) ، سیستم های تعبیه شده (Embedded Systems) ، انتشار اشکال (Fault Propagation) ، ارزیابی اتکاپذیری (Dependability Evaluation)

نویسندگان

معصومه سادات جاسمی

دانشکده فنی دانشگاه رازی

امیر رجب زاده

استادیار دانشکده فنی دانشگاه رازی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • K. S. Trivedi, *Probability and Statistics With Reliability, Queuing, and ...
  • B. W. Johnson, *Design and Analysis of Fault-Tolerant Digital Systems?, ...
  • D. K. Pradhan, :Fault-Tolerant Computer System Design' , Prentice-Hall, ISBN: ...
  • B. H. Lee, *Using Bayes Belief Networks In Industrial FMEA ...
  • L. Yin, M. A. J. Smith, and K. S. Trivedi, ...
  • A. Ejlali, and S. G. Miremadi, _ Time-to-Fail ure Tree", ...
  • M. H. Valavi, and S. G. Miremadi , *Reliability Evaluation ...
  • M. Fazeli, R. Farivar, G. Miremadi, _ S oftware-B ased ...
  • H. R. Zarandi, G. Miremadi, and A. R. Ejlali, _ ...
  • J. C. Baraza , J. Gracia , D. Gil , ...
  • A. R. Ejlali, G. Miremadi, _ propagation analysis using FPGA-based ...
  • H. R. Zarandi, _ Miremadi, and A. R. Ejlali, *SILVER: ...
  • K. K. Goswami and R. K. Iyer, ،DEPEND: A Simulation-B ...
  • Tool', Proc. of the 24th Symposium on Fault Tolerant Computing, ...
  • V. Sieh, O. Tschache, and F. Balbach, 00VERIFY: evaluation of ...
  • Developing؛ J. B. Dugan, K. J. Sullivan, and D. Coppit, ...
  • Clark J. A., and Pradhan D. K., ،#REACT: A Synthesis ...
  • Model Technology, ،ModelSim SE/PLUS Reference Manual?, version 5.7b, http ://www. ...
  • نمایش کامل مراجع