CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

طراحی و پیاده سازی توپولوژی MinRoot برای شبکه درون تراشه

اعتبار موردنیاز : ۱ | تعداد صفحات: ۷ | تعداد نمایش خلاصه: ۲۲۳۷ | نظرات: ۰
سال انتشار: ۱۳۸۷
کد COI مقاله: ACCSI14_081
زبان مقاله: فارسی
حجم فایل: ۲۰۶.۲۳ کیلوبایت (فایل این مقاله در ۷ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۷ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله طراحی و پیاده سازی توپولوژی MinRoot برای شبکه درون تراشه

  محمد علی جبرئیل جمالی - عضو هیئت علمی دانشگاه آزاد اسلامی واحد شبستر، شبستر ، ایران
    احمد خادم زاده - عضو هیئت علمی مرکز تحقیقات مخابرات ایران ، تهران ، ایران

چکیده مقاله:

افزایش تعداد هسته های بکار رفته در داخل SOC ها معماری اتصالات داخل تراشه NOC را جایگزین معماری های ارتباطی مبتنی بر گذرگاه کرده است. ویژگی های بارز NOC نسبت به معماری های مرسوم نظیر سیم های اختصاصی و گذرگاه عبارتند از: (الف) بهره وری انرژی و قابلیت اطمینان بالا ، (ب)مقیاس پذیری بالا در مقایسه با معماریهای مرسوم ، (ج) قابلیت استفاده مجدد،(د)بکارگیری الگوریتم های مسیریابی توزیع شده. ما در این مقاله یک معماری جدید شبکه بر تراشه با توپولوژی MinRoot را به عنوان ساختار عمومی اتصالات داخلی معرفی می کنیم. در این مقاله معماری اتصالات توپولوژی MinRoot با معماری اتصالات توپولوژی های Torus و Mesh , BFT از نظر تعداد سوئیچ و تعداد لینک ( فضای تراشه ) و تاخیر متوسط بسته مقایسه و
مورد ارزیابی قرار گرفته است. نتایج کاهش چشمگیر تعداد سوئیچ و تعداد لینک را نسبت به توپولوژی های BFT ‌، Mesh و Torus نشان می دهد. آزمایش ها کاهش تاخیرمتوسط بسته را در کاربردهای با ارتباطات محلی زیاد و افزایش تاخیر متوسط بسته را در کاربردهای با ارتباطات محلی کم در توپولوژی MinRoot نسبت به توپولوژی های دیگر نشان می دهند.

کلیدواژه‌ها:

،Torus و توپولوژی های Mesh ، (Butterfly Fat-Tree) BFT ، MinRoot ، شبکه درون تراشه ، الگوریتم مسیریابی، فضای تراشه ، ارزیابی کارآیی

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-ACCSI14-ACCSI14_081.html
کد COI مقاله: ACCSI14_081

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
جبرئیل جمالی, محمد علی و احمد خادم زاده، ۱۳۸۷، طراحی و پیاده سازی توپولوژی MinRoot برای شبکه درون تراشه، چهاردهمین کنفرانس سالانه انجمن کامپیوتر ایران، تهران، انجمن کامپیوتر، دانشگاه صنعتی امیر کبیر، https://www.civilica.com/Paper-ACCSI14-ACCSI14_081.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (جبرئیل جمالی, محمد علی و احمد خادم زاده، ۱۳۸۷)
برای بار دوم به بعد: (جبرئیل جمالی و خادم زاده، ۱۳۸۷)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • L. Benini and G. DeMicheli, ،Networks on Chips: A New ...
  • P. Magarshack and P.G. Paulin, ، 'Sy stem-on-Chip beyond the ...
  • M.A. Horowitz et al., ،:The Future of Wires, Proc. IEEE, ...
  • W.J. Dally and B. Towles, ،Route Packets, Not Wires: On-Chip ...
  • S. Kumar et al., _ Network on Chip Architecture and ...
  • Jian Liang, Sriram Swaminathan, Russell Tessier, ،aSOC: A Scalable, Single-Chip ...
  • E. Bolotin, I. Cidon, R. Ginosar and A. Kolodny, "QNoC: ...
  • Cesar Albenes Zeferino, Altamiro Amadeu Susin, *SoCIN: A Parametric and ...
  • D Wiklund and D Liu, "SoCBUS: Switched network on chip ...
  • KARIM, F., NGUYEN, A., AND DEY, _ interconnect architecture for ...
  • علم سنجی و رتبه بندی مقاله

    مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
    نوع مرکز: دانشگاه آزاد
    تعداد مقالات: ۱۹۹۷
    در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

    مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.