یک روش برنامه ریزی خطی دو هدفه جهت کاهش نرخ خطای نرم مدارهای دیجیتال ترکیبی مبتنی بر اندازه گذاری دروازه های منطقی

به علت مقیاس بندی روزافزون فناوری CMOS، خطاهای نرم ناشی از برخورد ذرات پرانرژی یک نگرانی جدی برای قابلیت اطمینان مدار های مجتمع امروزی به شمار می روند. طراحان مدار های دیجیتال قصد دارند تا مدار را از لحاظ کارایی، مساحت و نرخ خطای نرم به طور همزمان بهینه نمایند. اما بهینه سازی مدار برای نرخ خطای نرم به طور بالقوه با هزینه و کارایی در تناقض می باشد، یعنی کمینه سازی نرخ خطای نرم با افزایش سربار مساحت و تأخیر همراه است. بنابراین، رویکردهای بهینه سازی باید موازنه بین نرخ خطای نرم، مساحت و کارایی را مدنظر قرار دهند. در این مقاله، یک رویکرد اندازه گذاری دروازه مبتنی بر برنامه ریزی خطی دو هدفه ارایه شده است تا ضمن کنترل سربار مساحت و تأخیر، نرخ خطای نرم مدار را کمینه نماید. نتایج حاصل از شبیه سازی ها بر روی مدارهای محک ترکیبی ISCAS’85 نشان می دهد که الگوریتم پیشنهادی بدون از دست دادن کارایی و با سربار مساحت 12٪ نرخ خطای نرم را به طور میانگین 43٪ کاهش داده است.

کلیدواژه ها:

اندازه گذاری دروازه ، برنامه ریزی دو هدفه ، برنامه ریزی خطی ، خطای نرم ، قابلیت اطمینان ، گذر تک رخدادی