استفاده از سیستم اعداد مانده ای چند جمله ای برای افزایش امنیت در الگوریتم رمزنگاری AES

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,013

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CEIT01_344

تاریخ نمایه سازی: 9 تیر 1393

چکیده مقاله:

در این مقاله الگوریتم رمزنگاری AES مورد مطالعه قرار گرفته و با استفاده از ویژگیهای سیستم اعداد مانده ای چند جمله ای، روشی برای بالا بردن سطوح امنیت، قابلیت اطیمنان بالا و تسریع عملیاتی این الگوریتم ارائه شده است. سیستم اعداد مانده ای چند جمله ای با توجه به ویژگی پردازش موازی و مستقل بودن انجام محاسبات در باقیمانده های آن، قابلیت هایی همچون سرعت بالای محاسبات و توان مصرفی کم را برای انتقال داده ها به الگوریتم AES داده است. با توجه به مطالعه بر روی سناریوی حملات بر الگوریتم رمزنگاری AES با استفاده از سیستم اعداد مانده ای چند جمله ای یک سطح امنیت بالایی بر این الگوریتم افزوده شده است. انجام محاسبات مربوط به AES تعداد گیتهای استفاده شده با سیستم اعداد مانده ای چند جمله ای به طور قابل توجهی کاهش یافته است. برای مقایسه و شبیه سازی از ابزارهای VLSI استفاده شده است. نتایج مقدماتی شبیه سازی و مقایسه توانایی طرح پیشنهادی را در الگوریتم رمزنگاری AES نشان می دهد.

کلیدواژه ها:

استاندارد رمزنگاری پیشرفته ، سیستم اعداد مانده ای چند جمله ای ، Galoris field ، پیمانه

نویسندگان

داور خیراندیش طالشمکائیل

آموزشکده فنی و حرفه ای سما، دانشگاه آزاد اسلامی واحد پارس آباد، پارس آباد مغان، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • J.Chu, M. Benaissa, :Error detecting AES using polynomial residue number ...
  • Halbutog llari, C.K. KOC, Parallel multiplication in GF(2") using polynomial ...
  • J.Chu, M. Benaissa, , _ Novel Architecture of ...
  • (DSD), 5th International Conference on, pp. 667 - 673, Sept. ...
  • M. Ciet, M. Neve1, E. Peeters1, J. Quisquater, Parallel FPGA ...
  • A. Skavantzos, F.J. Taylor, _ the polynomial residue ...
  • _ _ _ (_ signal processing, IEEE Trans. Circ. Syst. ...
  • S.Pontarelli, G.C.Cardarilli, M.Re, A.Salsano, :A Novel Error Detection and Correction ...
  • _ _ _ detection & correction in Wireless Sensor Networks:, ...
  • Asghar Shahrzad; Oskuei, Amin Rahimi; Mirnia, Mirkamal K. , "A ...
  • _ _ Processing Standards Publication 197 (FPS PUB 197), November ...
  • _ _ _ Cryptology, CRYPTO , 96, LNCS 1109. Springer, ...
  • P.C. Kocher, J. Jaffe, B. Jun, Differential power analysis, in: ...
  • _ _ in Computer Science, Springer-Verlag, 2001, pp. 251-261. ...
  • D. Boneh, R.A. DeMillo, R.J. Lipton, On the importance of ...
  • _ _ Maistri, V. Piuri, Trans. Comput. 52 (4) (2003) ...
  • M. McLoone, J.V. McCanny, Rijndael FPGA [18] _ _ _ ...
  • نمایش کامل مراجع