معماری پردازنده موازی با الگوریتمی نوین جهت پردازش همزمان دستورات سری بر پایه معماری MIPS

سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,114

فایل این مقاله در 20 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CITCOMP02_351

تاریخ نمایه سازی: 7 اسفند 1396

چکیده مقاله:

پردازنده ها مرکز محاسبات و تصمیم گیری یک سیستم به حساب می آیند. امروزه با توجه به نیاز روز افزون صنعت و فناوری به محاسبات سریع تر و با دقت بیشتر، طراحی و ساخت پردازنده های موازی به منظور افزایش بازدهی سیستم ها، بسیار مورد توجه قرار گرفته است. از جمله مهم ترین پردازنده های مورد استفاده در صنایع مختلف، می توان به پردازنده MIPS اشاره کرد. این پردازنده در صنایع مخابراتی و کنترلی به عنوان یک انتخاب معقول، در کانون توجه قرار دارد. در این مقاله معماری جدیدی بر پایه این پردازنده، شامل چند مسیر پردازشی موازی با الگوریتم های نوینی ارایه می گردد تا بتوان دستورات و برنامه های موجود برای این پردازنده را به صورت موازی به طور هوشمند اجرا نمود و نهایتا بازدهی پردازنده را تا چندین برابر افزایش داد. در این معماری ایده های جدیدی در زمینه ی صدور دستورات به شکل موازی، تشخیص هوشمند پرش های شرطی و مدیریت حافظه ارایه شده است.

نویسندگان

علی هادی زاده

دانشجوی کارشناسی ارشد سیستم های الکترونیک دیجیتال، دانشگاه صنعتی شریف گروه سیستم های دیجیتال، دانشکده برق، دانشگاه صنعتی شریف

احسان تن قطاری

گروه سیستم های دیجیتال، دانشکده برق، دانشگاه صنعتی شریف