روشی برای تخمین توان دقیق پردازنده ها در سطح سیستم

سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 940

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CSICC15_304

تاریخ نمایه سازی: 26 مهر 1388

چکیده مقاله:

امروزه سطح انتزاعی طراحی مدارات دیجیتال بالا رفته است و به سطح سیستم رسیده است یکی از روشهای طراحی در سطح سیستم، مدلسازی در سطح تراکنش یا TLM است که دراین مقاله بر آن تمرکز شده است برای طراحی سیستم های دیجیتال آگاه به توان لازم است که از یک ابزار تخمین توان که دقیق و به حد کافی سریع باشد استفاده کنیم. ابزارهای تخمین توان سطح سیستمی زیادی وجود دارد اما یکی از این دو ویژگی را ندارند. اخیرا روشهایی ارائه شده است که این دو عامل را در کنار هم بهبود می دهد اما این روشها را نمی توان به هر نوع از بلاکهای سطح سیستمی اعمال کرد. در این مقاله یک روش جدید تخمین توان برای پردازنده ها در سطح سیستم ارائه کرده ایم. روشی که ارائه کرده ایم دقت بسیار بالایی در حدود 97% دارد. استفاده از فاز ماکرومدلسازی دقت تخمین توان را با حفظ کارایی بالا بهبود داده است.

نویسندگان

نجمه فرجی پورقهرود

دانشکده مهندسی برق و کامپیوتر، دانشگاه تهران

زین العابدین نوابی

دانشکده مهندسی برق و کامپیوتر دانشگاه تهران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Gupta and F. N. Najm, "Power Macro modeling for ...
  • L. Zhong, S. Ravi, A. Raghunathan, N. K. Jha, "Power ...
  • P. Soulard, Y. Xu , «Accurate System Level Power Estimation ...
  • Characteriz ation? , Design & reuse, http :/www.design- reuse. com/articles/ ...
  • S. Eike, S. Frank, ،Towards Activity Based System Level Power ...
  • reuse. com/articles/ 1 272 8/to ward S -activity-based- System- level ...
  • M. Pedram, Power analysis and optimization, presentation in the university ...
  • M. Nemani and F Najm, ،Towards _ High-Level Power Estimation ...
  • D. Marculescu, R. Marculescu and M. Pedram, ...
  • at Register Transfer Level, " ACM/IEEE International Symposium _ Low ...
  • S. R. Powell and P.M. Chau, "Estimating Power ...
  • Dissipation of VLSI signal Processing Chips: The PFA technique, " ...
  • P. E. Landman and ! M. Rabaey, «Architecturl Power Analysis: ...
  • H. Mehta, R. M. Owens and . J. Irwin, :Energy ...
  • Charac terization based on Clustering, " 33rd ACM/IEEE Design Automation ...
  • _ Raghunathan, S. Dey and N. K. Jha, ، 'Regi ...
  • T.D. Givargis, F. Vahid, J. Henkel, "A hybrid approach for ...
  • N. Dhanwada, I.C. Lin, V. Narayanan, «A Power ...
  • Estimation Methodology for SystemC Transaction Level Models", CODES+ISSS 05, Sept. ...
  • _ Ahmadinia, B. Ahmad, T. Arslan, "A State Based ...
  • Framework for Efficient System-Level Power Estimation of Custom Reconfigurable Cores", ...
  • W. Nebel, "System-Level Power Optimization", Proceedings of the EUROMICR, Systems ...
  • نمایش کامل مراجع