طراحی تستر راداری مبتنی بر DRFM بر روی سخت افزار FPGA
سال انتشار: 1398
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,087
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECMM02_174
تاریخ نمایه سازی: 7 آبان 1398
چکیده مقاله:
حافظه ی دیجیتالی با فرکانس رادیویی ( DRFM ) قسمت مهمی در تجهیزات اخلالگر الکترونیکی است. این سیستم با ذخیرهی شکل موج راداری، به صحت بالایی دست مییابد و همدوسی با سیگنال راداری را حفظ می کند. در این مقاله طراحی یک سیستم DRFM مبتنی بر FPGA ارائه شده است. پیشرفت تکنولوژی FPGA پیاده سازی پردازش های دیجیتالی در زمان واقعی را ممکن نموده است؛ به طوری که می توان از آنها در تست و ارزیابی رادار هم بهره گرفت. با استفاده از عملکرد FPGA ، سیستمی با انعطاف بالا به وجود آمده است که می توان خروجی مطلوب را از آن دریافت نمود.
نویسندگان
امین مددکن
دانشجوی کارشناسی ارشد، دانشگاه جامع امام حسین (ع)
احمدرضا امین
استادیار، دانشگاه جامع امام حسین (ع)