یک دی مالتی پلکسر بهینه شده با توان مصرفی پایین و زمان تاخیر انتشار کم در تکنولوژی CNFET 32nm
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 560
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF02_442
تاریخ نمایه سازی: 22 مهر 1394
چکیده مقاله:
در این مقاله، طراحی و شبیه سازی یک دی مالتی پلکسر 2 به 1 ارایه شده که در آن ترانزیستورهای اثر میدان نانولوله کربنی(CNFET) جایگزین ترانزیستورهای CMOS گردیده است. این دی مالتی پلکسر مبتنی بر تکنولوژی CNFET 32nm بوده و کاملا با فرایندهای ساخت مدارهای مجتمع سازگار می باشد. در این ساختار، از زوج های لج همراه با باقر و منبع جریان به منظور بهبود پهنای باند سیگنال، بهره گرفته شده است. شبیه سازی دی مالتی پلکسر با استفاده از نرم افزار HSPICE انجام شده و مقایسه نتایج حاصل از شبیه سازی مدارطراحی شده در تکنولوژی CNFET 32nm نسبت به تکنولوژی CMOS 32nm نشان می دهد. توان مصرفی 1/385 برابر کاهش یافته، زمان صعود1/71 برابر کاهش و زمان تاخیر انتشار از ورودی تا خروجی 1/5 برابر کمتر شده است.
کلیدواژه ها:
نویسندگان
معصومه صادقی
دانشگاه آزاد اسلامی واحد بندرعباس، دانشکده فنی و مهندسی، گروه الکترونیک، بندرعباس، ایران
فرشاد بابازاده
استادیار دانشگاه آزاد اسلامی واحد یادگار امام خمینی(ره) شهر ری، گروه الکترونیک، دانشکده مهندسی برق، تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :