منطق دومینوی توان- پایین جدید برای طراحی گیتهای عریض در تکنولوژیهای زیر 100 نانومتر
محل انتشار: سومین کنفرانس ملی و اولین کنفرانس بین المللی پژوهش هایی کاربردی در مهندسی برق، مکانیک و مکاترونیک
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 350
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF03_0487
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
در این مقاله، یک منطق دومینوی جدید برای کاهش توان مصرفی گیتهای عریض بدون افزایش چشمگیر تاخیر پیشنهاد می شود. این تکنیک مداری مبتنی بر ولتاژهای دو سر شبکه پایین کش (pull down network) با استفاده از یک تقویت کننده سنجش می باشد. بدین طریق ولتاژ نوسان دو سر شبکه پایین کش کاهش می یابد و توان مصرفی کم می گردد. گیتهای عریض با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر در تاخیر یکسان شبیه سازی شدند. نتایج شبیه سازی برای گیتهای 32OR بیتی، 40% کاهش توان و 2 برابر بهبود مصونیت در برابر نویز را در مدار پیشنهادی نسبت به مدار دو مینوی متداول نشان می دهند.
کلیدواژه ها:
نویسندگان
محمد آسیایی
استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :