مسیریاب شبکه روی تراشه در پردازنده های گرافیکی با مصرف انرژی کم و کارایی بالا

سال انتشار: 1397
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 494

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ELEMECHCONF05_171

تاریخ نمایه سازی: 21 خرداد 1398

چکیده مقاله:

با توسعه کلاسترهای پردازنده گرافیکی با هسته های زیاد، محققان با افزایش مصرف توان و کوچک شدن ناحیه تراشه مواجه شدند. تلاش های بی شماری قصد داشتند راه حلی برای تراشه روی شبکه با توان و ناحیه موثر و مقیاس پذیر ایجاد کنند. هرچند بیشتر این راه حل ها هم بر روی کارایی مصالحه کردند ولی مقیاس پذیر نبودند. در این مقاله یک مسیریاب با حداقل بافر و مقیاس پذیر مطرح شده است که برای کوچک کردن ناحیه تراشه و استفاده از مفهوم حافظه marching برای ذخیره توان بدون اینکه بر روی کارایی شبکه مصالحه کند. کاهش تاخیر متوسط 27/9% و افزایش کارایی متوسط 30/46 % را در مقایسه با معماری های با حداقل بافر مرسوم به دست آورد.

نویسندگان

بهنام پوینده

دانشجوی کارشناسی ارشد، مهندسی کامپیوتر، موسسه آموزش عالی بعثت، کرمان

محمد علائی

استادیار، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه ولیعصر (عج) رفسنجان

فهیمه یزدان پناه

استادیار، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه ولیعصر (عج) رفسنجان