طراحی و تحلیل با قابلیت Rail-to-Rail در طبقه ورودی
محل انتشار: کنفرانس بین المللی مهندسی و علوم کاربردی
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 668
فایل این مقاله در 15 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEASCONF01_288
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
مدار OTA طراحی شده در این مقاله، با استفاده از تقویت کننده تفاضلی، مدار افزایش بهره کاسکد و تقویت کننده خروجی کلاس کننده خروجی کلاس اجرا شده است. شبیه سازی در تکنولوژی 0.18um منطق CMOS و با استفاده از نرم افزارHspice صورت پذیرفت. نتایج حاصله مدار مذکور، ؛ از نقطه نظر توان مصرفی مدارmw 3.2 سوئینگ خروجی 3.4v مقاومت ورودی 1.000e+20 مقاومت خروجی 2.2266k بهره 260.2792 بهره مد مشترک 26dB بهره مد تفاضلی 80dB ، CMRR 54 dB نرخ چرخش 1.8V /us می باشد.
کلیدواژه ها:
نویسندگان
آناهیتا سرکانی
دانشکده فنی و مهندسی برق الکترونیک، دانشگاه آزاد اسلامی اراک
محمدباقر توکلی
دانشکده فنی و مهندسی برق الکترونیک، دانشگاه آزاد اسلامی اراک
الهه علیزاده
دانشکده فنی و مهندسی برق الکترونیک، دانشگاه آزاد اسلامی اراک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :