طراحی درایور دوطرفه همزمان با سرعت بالا

سال انتشار: 1382
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 763

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE11_117

تاریخ نمایه سازی: 18 تیر 1391

چکیده مقاله:

یک درایور دوطرفه همزمان با سرعتبالا با استفاده از پروسس 0.6mm برای ارسال ودریافت داده با فرکانس 230MHz طراحی شده است این درایور شامل تطبیق کننده خودکار امپدانس و بارهای خروجی است با استفاده ازاین دو قسمت انعکاسهای حاصل از خطر و تاخیر به وجود آمده به وسیله خط و گیت ها به دقت کنترل می شوند این تطبیق کننده با نمونه برداری از سیگنال خط درهر مرحله امپدانس خود را با خط انتقال تنظیم و سپس روی ان امپدانس قفل می نماید دریک ارزیابی با نرم افزار HSPICE این درایور قادر به ارسال و دریافت داده با نرخ 400Mbit/s و حداکثر طول خط انتقال 20cm می باشد دراین حالت حداکثر تاخیر بین داده دریافت شده و داده ارسالی از طرف مقابل حدود 3/5ns خواهد بود.

کلیدواژه ها:

تطبیق کننده خودکارامپدانس - خط انتقال - مدارحلقه قفل کننده تاخیر و پردازشگر

نویسندگان

حسین قرائی گرکانی

مرکز تحقیقات مخابرات ایران دانشگاه تهران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Toshiro Tahakashi, Takashi Motu, Yuji Shirai, Fumihiko Shhiroti, "1 10GB/s ...
  • _ _ _ _ _ _ _ _ Matching", IEEE ...
  • A. Dehon & T . Knight, " Automatic Impedance Control", ...
  • Toshiro Takahashi, Makio Uchida, _ CMOS Gate Array 600Mb/s Simultaneous ...
  • R. Mooney, C. Dike, S. Borker, _ 900Mb/s Bidirectional Signaling ...
  • th ICEE, May 2003, Vol. 1 ...
  • نمایش کامل مراجع