طراحی یک مدولاتور دلتا- سیگما با ولتاژ و توان مصرفی پائین با بهره گیری از یک تکنیک جدید CMFB
محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران
سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,388
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE12_046
تاریخ نمایه سازی: 13 مهر 1387
چکیده مقاله:
در این مقاله یک مدولاتور دلتا-سیگمای درجه دو و در این مقاله یک مدولاتور دلتا-سیگمای درجه دو و سیستمهای قابل حمل (Portable) ارائه شده است. در ساختار این مدولاتور که در طراحی آن از تکنولوژی CMOS 0.18μm استفاده شده است با معرفی و بهره گیری از یک تکنیک جدید برای پیاده سازی مدارات CMFB ، نوع بهبود یافته ای از مدارات تقویت کننده سوئیچ شونده [Switched-Opamp(SO)] ارائه می گردد. همچنین برای افزایش محدوده DR مدولاتور، با استفاده از دوبرابر کننده ولتاژ برای تحریک سوئیچ های ورودی، محدوده مجاز سیگنال ورودی تقویت شده است.مطابق شبیه سازی های انجام شده تحت نرم افزار HSPICE و با در نظر گرفتن پهنای باند ورودی ۱۶ کیلوهرتز، مقدار OSR مساوی ۱۲۸ و ولتاژ تغذیه 0/9 ولت، مقدار توان مصرفی ۵۴ میکرو وات می باشد. همچنین مقدار SNDRmax و DR بدست آمده نیز به ترتیب برابر با ۸۰ و ۸۶ دی بی اندازه گیری شده است.
کلیدواژه ها:
نویسندگان
محمد علی بخشیان
دانشگاه صنعتی شریف
خسرو صادقی
دانشگاه صنعتی شریف
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :