طراحی ضرب کننده 33 بیتی بوز بهینه شده رادیکس هشت توان کم و سرعت بالا
محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران
سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,150
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE12_064
تاریخ نمایه سازی: 13 مهر 1387
چکیده مقاله:
در این پژوهش طراحی یک ضرب کننده 33 بیتی توان کم و سرعت بالا با حداقل اندازه تراشه براساس آلگوریتم بوز بهینه شده رادیکس هشت مورد توجه قرار گرفته است . با تغییر و بهینه سازی روش پیاده سازی آلگوریتم بوز رادیکس هشت و همچنین استفاده از لاجیک CPL - Like در پیاده سازی مداری انکودر بوز و جمع کننده ها ، توان مصرفی و سطح مورد نیاز تا حد زیادی کاهش پیدا کرده است ، بطوریکه در فرکانس کاری 100 مگا هرتز و تکنولوژی CMOS نیم میکرومتر با منبع تغذیه 3/3 ولت ، میزان توان مصرفی 47/31 میلی وات و حداکثر میزان تاخیر در مسیر بحرانی 12/48 نانو ثانیه بدست آمده است .
کلیدواژه ها:
نویسندگان
اکبر صادق هراب
شرکت برق منطقه ای آذربایجان
عبدالرضا نبوی
دانشگاه تربیت مدرس
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :