CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

کاربرد الگوریتم ژنتیک برای بهینه سازی ابعاد ترانزیستورها در مدارهای مجتمع دیجیتال با توپولوژی DCVSL

اعتبار موردنیاز : ۱ | تعداد صفحات: ۶ | تعداد نمایش خلاصه: ۲۳۴۸ | نظرات: ۰
سرفصل ارائه مقاله: الکترونیک
سال انتشار: ۱۳۸۴
کد COI مقاله: ICEE13_001
زبان مقاله: فارسی
حجم فایل: ۴۳۴.۹۹ کیلوبایت (فایل این مقاله در ۶ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۶ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله کاربرد الگوریتم ژنتیک برای بهینه سازی ابعاد ترانزیستورها در مدارهای مجتمع دیجیتال با توپولوژی DCVSL

مسعود معصومی - دانشجوی دوره دکترای الکترونیک شرکت صنایع مخابرات صا ایران صنعت مخابرا
  ناصر معصومی - استادیار گروه مهندسی برق دانشکده برق وکامپیوتر دانشگاه تهران
  محمدجواد قاسمی - کارشناس ارشد سخت افزار دانشکده برق و کامپیوتر دانشگاه تهران

چکیده مقاله:

در این مقاله روش جدیدی برای انتخاب سایز بهینة ترانزیستورها درمدارهای مجتمع دیجیتال CMOS باتوپولوژی (Differential Cascode Voltage Switch Logic) DCVSL ارائه
می شود . این روش مبتنی برنتایج مدل سازی تاخیر گیتهای DCVSLو الگوریتم ژنتیک است و از آن در طراحی یک تمام جمع کننده DCVSL استفاده شده است . ابتدا سایز بهینه برای حصول کمترین تاخیر انتشار مدار محاسبه شده، سپس سایز بهینه نهایی با ملاحظه سرعت، انرژی و مساحت بدست آمده است . صحت نتایج با شبیه سازی ثابت شده است

کلیدواژه‌ها:

بهینه سازی اندازة ترانزیستور، تمام جمع کننده DCVSL ، الگوریتم ژنتیک

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-ICEE13-ICEE13_001.html
کد COI مقاله: ICEE13_001

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
معصومی, مسعود؛ ناصر معصومی و محمدجواد قاسمی، ۱۳۸۴، کاربرد الگوریتم ژنتیک برای بهینه سازی ابعاد ترانزیستورها در مدارهای مجتمع دیجیتال با توپولوژی DCVSL، سیزدهیمن کنفرانس مهندسی برق ایران، زنجان، دانشگاه زنجان، https://www.civilica.com/Paper-ICEE13-ICEE13_001.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (معصومی, مسعود؛ ناصر معصومی و محمدجواد قاسمی، ۱۳۸۴)
برای بار دوم به بعد: (معصومی؛ معصومی و قاسمی، ۱۳۸۴)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • J. M. Rabaey, «Digital Integrated Circuits, /2" Edition, Prentice-Hall, 1996. ...
  • M. A. Cirit, ،'Transistor Sizing in CMOS Circuits, ^ in ...
  • M. Shams, *Modeling and Optimization of CMOS Logic Circuits with ...
  • W. Nye, D. C. Riley, A. Sangiovanni- Vincentelli, and A. ...
  • Analysis and Timing؛ N. P. Jouppi, Performance Improvement of MOS ...
  • E. T. Lewis, *Optimization of Device Area and Overall Delay ...
  • Delay؛ J. D. pincuss and A. M. Despain, Rreduction Using ...
  • M. Shams, M. Elmasry, ، A Formulation for Quick Evaluation ...
  • L. G. Heller, W. R. Griffin, J. W. Davis and ...
  • K. Chu and D. Pulfery, ;Design Procedures for Differential Cascade ...
  • K. Chu and D. Pulfery, ،A Comparison of CMOS Circuit ...
  • M. Renaudin and B. E. Hassan, ،، The Design of ...
  • T. Sakurai and R. Newton, _، Alpha-Power Law MOSFET Model ...
  • Zanjan, Iran, May 10-12, 2005. ...
  • مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    مقالات پیشنهادی مرتبط

    مقالات مرتبط جدید

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.