پیاده سازی مدار کدگشای RS (255,239 با پیچیدگی بسیار کم

سال انتشار: 1386
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,421

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE15_394

تاریخ نمایه سازی: 17 بهمن 1385

چکیده مقاله:

کد Reed-Solomon بطور گسترده در انواع مختلف سیستم های مخابراتی برای محافظت از داده های دیجیتال در برابر خطاهایی که در فرایند انتقال رخ می دهد، مورد استفاده قرار می گیرد. در این مقاله پیاده سازی یک کد گشای RS(255,239) با تعداد گیت بسیار کم معرفی می گردد که درآن برای حل معادله کلید از الگوریتم RiBM استفاده می شود. در این طراحی از ضرب کننده با تعداد گیت کم در میدان GF(2*) و از ضرب کننده های ثابت استفاده شده است. نتایج طراحی وپیاده سازی در تکنولوژی COMS، 0/25m نشان می دهد که کدگشای پیشنهادی در فرکانس کلاک 200MHz و نرخ داده 1/6Gbit/Sec عمل می کند. تعداد کل گیت در مدار این کدگشا 12600 است که کاهش ملاحظه ای را در مقایسه با طرحهای مشابه نشان می دهد و در نتیجه باعث کاهش توان مصرفی آن می شود.

کلیدواژه ها:

نویسندگان

حسن خالصی

دانشکده فنی مهندسی دانشگاه تربیت مدرس

عبدالرضا نبوی

دانشکده فنی مهندسی دانشگاه تربیت مدرس

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. B. Wicker and V. K. Bhargava, «Reed- Solomon Codes ...
  • H.Chang and M. H. Sunwoo, «Design of an Area Efficient ...
  • D. V. Sarwate & N.R. Shanbhag, *High- Speed Architectures for ...
  • Jim Carlson, Error Correcting Codes: An Introduction Through, Problems, Prentice ...
  • A. R. Masoleh and A. hasan, Low Complexity Bit Parallel ...
  • H. Lee, ،A VLSI design of a high-speed Reed-S olomon ...
  • _ Lee, «High-Speed VLSI Architecture for parallel Reed-Solomon Decoder, IEEE ...
  • نمایش کامل مراجع