فلیپ فلاپ توان پائین با جریان نشتی کم
محل انتشار: شانزدهمین کنفرانس مهندسی برق ایران
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,699
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE16_321
تاریخ نمایه سازی: 6 اسفند 1386
چکیده مقاله:
با کوچک شدن ابعداد و نیز کاهش ولتاژ کار و ولتاژ آستانه ترانزیستورها در تکنولوژی CMOS جریان های نشتی به صورت نمائی افزایش یافته و سهم آن در توان مصرفی کل زیاد شده است. در این شرایط غیر فعال کردن قسمت های غیر لازم مدار در شرایط مختلف کار آن، می تواند در کاهش توان مصرف مؤثر باشد. در این تحقیق با مرور روش های کنترل جریان نشتی، فلیپ فلاپی معرفی می شود که قادر به دریافت اطلاعات در هر دو لبه پالس ساعت و دارای امکان غیر فعال شدن در زمان های مورد نظر بوده و بدین وسیله جریان نشتی در آن کاهش یافته است. تعداد کم ترانزیستورها، ظرفیت خازنی کم، جریان نشتی و توان مصرفی کم از مزایای ساختار پیشنهادی است.
کلیدواژه ها:
نویسندگان
حسین کریمیان
دانشکده برق و کامپیوتر دانشگاه صنعتی اصفهان
سید مسعود سیدی
دانشکده برق و کامپیوتر دانشگاه صنعتی اصفهان
حسین سعیدی
دانشکده برق و کامپیوتر دانشگاه صنعتی اصفهان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :