Full Adder Design with GDI Cell and Independent Double Gate Transistor
محل انتشار: بیستمین کنفرانس مهندسی برق ایران
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,550
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE20_214
تاریخ نمایه سازی: 14 مرداد 1391
چکیده مقاله:
This paper proposes 1 bit full adder using double-gate FinFet transistor and Gate Diffusion Input (GDI) technique. Using GDI cell makes it possible to reduce the number oftransistors and merging this technique with double gate process causes further reduction in power and delay. Although, doublegate transistors with independent gates are the choice for low power design, we use both dependent and independent gates in proposed circuit to achieve lower power. This issue is related toGDI cell properties which is discussed in more details in this paper. Simulations are performed on 45nm providing a subcircuitmodel for FinFET from PTM and 1V supply voltage. According to our simulation result, the proposed full adder isbetter than prior designs in terms of power and power*delay
کلیدواژه ها:
نویسندگان
Soolmaz Abbasalizadeh
University of Tehran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :