پیادهسازی عملی تحلیل تفاضلی توان به پیادهسازی AESروی میکروکنترلرPIC

حملات کانال جانبی خصوصاً تحلیل توان تفاضلی، از تهدیدهای مهم سختافزارهای رمزنگاری میباشند. در این مقاله امنیت پیاده سازی الگوریتم رمزنگاریAESروی میکروکنترلرPICکه سهم بسزایی در بازار میکروکنترلرها و کارتهای هوشمند دارد، در برابر تحلیل توان تفاضلی مورد بررسی قرار گرفته است و نتایج حاصل به همراه تجهیزات لازم و روش عملی سازی این حمله آمده است

کلیدواژه ها:

حملات کانال جانبی ، حملهی تحلیل توان تفاضلی ، الگوریتم AES میکروکنترلرPIC

نویسندگان

حامد یوسفی

پژوهشکده پردازش هوشمند علائم، گروه رمز و امنیت

محمود گردشی

دانشگاه جامع امام حسین (ع)، دانشکده فاوا، گروه مخابرات

رضا ابراهیمی آتانی

دانشگاه گیلان، گروه مهندسی کامپیوتر و پژوهشکده پردازش هوشمند علائم، گروه رمز و امنیت

محمد سبزی نژاد

دانشگاه تربیت معلم، دانشکده ریاضی و پژوهشکده پردازش هوشمند علائم، گروه رمز و امنیت

صدور گواهی نمایه سازی
من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

https://civilica.com/doc/208747

شناسه ملی سند علمی:

ICEE21_690

تاریخ نمایه سازی: 27 مرداد 1392

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:

یوسفی، حامد و گردشی، محمود و ابراهیمی آتانی، رضا و سبزی نژاد، محمد،1392،پیادهسازی عملی تحلیل تفاضلی توان به پیادهسازی AESروی میکروکنترلرPIC،بیست و یکمین کنفرانس مهندسی برق ایران،مشهد،https://civilica.com/doc/208747

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (1392، یوسفی، حامد؛ محمود گردشی و رضا ابراهیمی آتانی و محمد سبزی نژاد)
برای بار دوم به بعد: (1392، یوسفی؛ گردشی و ابراهیمی آتانی و سبزی نژاد)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مقالات مرتبط جدید