ورود
مقالات فارسیISIکنفرانسهاژورنالها

پیاده سازی مدار جدید CMOS از یک سلول جمع کننده کامل یک بیتی

محل انتشار: چهارمین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,274

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/164404

شناسه ملی سند علمی:

ICEEE04_337

تاریخ نمایه سازی: 6 مهر 1391

چکیده مقاله:

پیاده سازی یک مدار آینه سیماس از یک سلول جمع کننده کامل یک بیتی پیشنهاد شده است. با استفاده از تکنولوژی سیماس مصرف توان استاتیکی صفر فراهم می شود و آزادی از سطوح ولتاژ کسری در گره های داخلی (بازیابی ولتاژ راه حل مورد نیاز نیست) پیشنهادی برای کری با سرعت بالاتر با گزارش پیاده سازی انواع دیگر سیماس نشان داده شده است، بنابراین باید برای ساخت جمع کننده های تمام بیت با سرعت بالا مناسب باشد.

کلیدواژه ها:

جمع کننده ، طراحی مدارات مجتمع vLsi

نویسندگان

حمید باشی

دانشجوی کارشناس ارشد دانشگاه آزاد اسلامی واحد بوشهر

ابوالفضل امیری

دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد بوشهر

سید مصطفی بیژنی

دانشجوی کارشناسی ارشد دانشگاه آزاد بوشهر

رحیم حیاتی

دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد تبریز

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • _ eم CCGEI 2003, Montreal, _ ...
  • Rabaey, J.M., Chandrakasan, A., and Nikolic, B., Dig_ ...
  • Cliffs, N.J.: Prentice Hall, 2002, 2nd ed. ...
  • Uyemura, J., CMOS Logic Circuit Design, Kluwer, ...
  • Weste, N. and Eshragian, K., Principles of CMOS VLSI ...
  • Zimmermann, R. and Fichtner, W., Low_Power Logic ...
  • Solid_State Circuits, 1997, vol. 32, pp. 1079- 109O. ...
  • Khatibzaden, A.A. and Raamran, K., A 1 4_Transistor ...
  • Navi, K., Kavehie, O., Rouholamini, M., Sahafi, A., ...
  • Abu_Khater, I.S., Bellaouar, A., and Elmasry, M.I., ...
  • , vol. 31, no. 10, pp. 1535-1546. ...
  • Techniques for High Performance CMOS Adders, IEEE Trans. VLSI Syst., ...
  • Technique, IEEE J. Solid_State Circuits, 1989, vol. 24, ...
  • , vol. 31, no. 10, pp. 1535-1546. ...
  • Trans. VLSI Syst., 2002, vol. 10, no. 6, pp. 806- ...
  • Full Adder Cells, in Proc. 2004 27th Midwest Symp. on ...
  • Circuits and Systems, 2004, vol. 2, pp. 209-212. 14. Chang, ...
  • tured Arithmetic Circuits, IEEE Trans. VLSI Syst., 2005, vol. 13, ...
    • نمایش کامل مراجع