معرفی یک تنظیم کننده ولتاژ افت_کم با کنترل تطبیقی ترانزیستور عبوری
محل انتشار: پنجمین کنفرانس ملی مهندسی برق و الکترونیک ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 736
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE05_078
تاریخ نمایه سازی: 3 آذر 1392
چکیده مقاله:
دراین مقاله یک تنظیم کننده ولتاژ افت کم LDO بدون خازن خروجی و باجریان خاموشی پایین معرفی شده است تکنیک پیشنهادی به تنظیم کننده اجازه میدهد که باتوجه به جریان باربین دوساختاردوطبقه و سه طبقه تغییر وضعیت دهد این تکنیک منجر به مصرف توان بسیارکم تری میشود تنظیم کننده ولتاژ افت کم پیشنهادیبا استفاده ازتکنولوژی 0.35μm CMOS TSMC بااستفاده ازنرم افزارHSPICE طراحی و شبیه سازی شده است نتایج حاصل ازشبیه سازی جریان خاموشی 7/5μA رادرحالت بی باری نشان میدهد و به ازای ولتاژ تغذیه 3V ولت درورودی 2/8V درخروجی داریم تنظیم کننده ولتاژ افت کم پیشنهادی به ازای خازن بار100pf و درمحدوده جریان بار0تا100mA پایدار است میدان تغییرولتاژ خروجی به ازای تغییرجریان باراز0به 100mA ،300mA است که حداکثر درمدت 6/5μA رخ میدهد
کلیدواژه ها:
نویسندگان
فریما قراغان آبادی
دانشگاه گیلان
علیرضا صابرکاری
دانشگاه گیلان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :