یک روش احتمالی برای تحلیل خطای خروجی یک ضرب کننده ترتیبی
محل انتشار: پنجمین کنفرانس ملی مهندسی برق و الکترونیک ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 625
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE05_501
تاریخ نمایه سازی: 3 آذر 1392
چکیده مقاله:
باپیچیده شدن مدارهای مجتمع و میل به کاهش مقیاس مدارهای دیجیتال تاثیرخطا درعملکردمداربه نحوی افزایش یافته است که تحلیل قابلیت اطمینان جزئی ازفرایند طراحی سیستم شده است روشهای مختلفی درحوزه ارزیابی قابلیت اطمینان تاکنون ارایه شدهاند که اثرخطا درهربیت خروجی بررسی شده است رخدادخطا ممکن است اثریک خطای رخ داده شده درخروجی دیگرراتعدیل نماید بنابراین تحلیل خطای همه خروجیهایی که بریکدیگر تاثیردارند ازاهمیت خاصی برخوردار است دراین تحقییق ازیک روش ارزیابی قابلیت اطمینان برای تحلیل خطای خروجی هایی که دارای ارتباط منطقی با یکدیگرند استفاده شده است
کلیدواژه ها:
نویسندگان
محسن حاج عبدالهی
دانشگاه اصفهان
هومان نیک مهر
دانشگاه اصفهان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :