طراحی و شبیه سازی یک مدار تمام جمع کننده با منطق CMOS AOI و مبتنی بر رسم Layout
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 969
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEES01_191
تاریخ نمایه سازی: 16 اسفند 1394
چکیده مقاله:
در این مقاله به طراحی و شبیه سازی یک مدار تمام جمع کننده با کارایی بالا در تکنولوژیCMOSپرداخته شده است. ابتدا مدار مذکور با استفاده از منطق CMOS AOI طراحی شد. سپس Layout مدار در تکنولوژی SCN 0.5μm با استفاده از L-Edit ترسیم و برای تست کارایی آن در نرم افزارPSPICE مورد شبیه سازی قرار گرفت. نتایج شبیه سازی نشان می دهند که عملکرد مدار مطلوب بوده و با این شیوه طراحی، به طور صحیح عمل می کند. از آنجا که عملگر جمع، مهم ترین عملگر ریاضی است و سایر عملگرهای محاسباتی مانند تفریق، ضرب وتقسیم با استفاده ازآن قابل پیاده سازی هستند، بنابراین روش ارائه شده در این مقاله می تواند در طراحی و شبیه سازی سایر عملگرهای محاسباتی نیز بکار رود
کلیدواژه ها:
نویسندگان
نرجس حسنی خواه
باشگاه پژوهشگران جوان و نخبگان، دانشگاه آزاد اسلامی لنگرود، ایران
محمد خوشحال رودپشتی
گروه برق واحد لنگرود، دانشگاه آزاد اسلامی ،لنگرود
اکبر پور غلام
گروه علوم پایه، واحد لنگرود، دانشگاه آزاد اسلامی ،لنگرود، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :