طراحی و آنالیز 6T SRAM با استفاده از تکنیک قرار دادن ترانزیستور پشته همزمان با به اشتراک گذاشتن ناحیه دیفیوژن مشترک در میان هر word line و جفت معکوس کننده

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 775

فایل این مقاله در 7 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICELE01_040

تاریخ نمایه سازی: 21 شهریور 1395

چکیده مقاله:

تقاضا برای SRAM به دلیل تبدیل شدن آن به جزء اصلی بسیاری از تراشه ها و همچنین کارآرایی بالا در مدارات VLSI، در حال افزایش است و توان مصرفی تبدیل به جز اصلی طراحی تراشه ها شده است. در این مقاله به شبیه سازی و آنالیز سلول 6T SRAM با استفاده از تکنیک پشته کردن جهت کاهش توان مصرفی همزمان با به اشتراک گذاشتن ناحیه دیفیوژن مشترکی در میان هر word line و جفت معکوس کننده پرداخته ایم. معماری مورد نظر با استفاده از نرم افزار Micro wind و با تکنولوژی 0.25 m طراحی و شبیه سازی شده و توان مصرفی و تأخیر در آن مورد بررسی قرار گرفته است

نویسندگان

مجتبی سالمی

دانشجوی کارشناسی ارشد مهندسی برق،دانشگاه پیام نور تهران واحد تهران شمال،ایران

سیدجواد جوادی مقدم

عضو هیئت علمی دانشگاه پیام نور، دانشگاه پیام نور تهران واحد تهران شمال، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Y. Nakagome, M. Horiguchi, T. Kawahara, K. Ttoh, "Review and ...
  • K. Itoh, "Low-voltage embedded RAMs in the nanometer era, " ...
  • Abhishek Agal et al Int. _ 6T SRAM Cel Design ...
  • C-T. Chu, X. Zhang, L. He and T. Jing, "Temperature ...
  • S. Dutta, S. Nag, K. Roy, :ASAP: A transistor sizing ...
  • Sapna Singh, Neha Arora , Neha Gupta, Meenakshi Suthar _ ...
  • Saurabh, P. Srivastava. "Low Power 6T -SRAM, " Emerging Electronics ...
  • نمایش کامل مراجع