پیاده سازی دو مالتی پلکسر 1×4 کم مصرف در تکنولوژی 32nm CMOS
محل انتشار: کنفرانس بین المللی مهندسی برق
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 572
فایل این مقاله در 9 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE01_313
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
قطعات و مدارات کم مصرف در طراحی های VLSI امروز نقش مهمی را برعهده دارند به طوری که تقاضا برای قطعات و مدارات کم مصرف ، به سرعت در حال افزایش است و از این رو امروزه تکنیک های طراحی توان پایین به شدت مورد علاقه قرار گرفته است . دراین مقاله عملکرد مالتی پلکسر 1×4 در قالب دو مدار با تکنیک های متفاوت مورد بررسی قرار گرفته است و مصرف توان این دو مدار با طرح CMOS متداول مقایسه شده است. مدارات معرفی شده در تکنولوژی 32nm CMOS در نرم افزار HSPICE شبیه سازی شده اند و نتایج نشان می دهد که این مدارات ،مصرف توان کمتری نسبت به مدارهای CMOS متداول دارند .
کلیدواژه ها:
نویسندگان
سکینه موریانی زاده
دانشجوی کارشناسی الکترونیک- دانشکده فنی مهندسی- دانشگاه پیام نور
عاطفه افسا
دانشجوی کارشناسی الکترونیک- دانشکده فنی مهندسی- دانشگاه پیام نور
مهدی فرجی
مربی- دانشکده فنی مهندسی- دانشگاه پیام نور
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :