پیاده سازی حذف کننده اختلال بر روی FPGA

یکی از کاربردهای فیلتر وفقی حذف نویز است، از این کاربرد در شکل دهی پرتو وفقی جهت حذف اختلال استفاده می شود. در این مقاله الگوریتم شکل دهی پرتو وفقی بر اساس معادلات وینر-هاپف پیاده سازی شده است. چالش اساسی این الگوریتم محاسبه ماتریس معکوس است که استفاده از تجزیه QR و آرایه تپنده مثلثی برای محاسبه ماتریس معکوس موجب شده است که این طرح برای پیاده سازی بر روی FPGA مناسب باشد. این طرح با در نظر گرفتن چهار اختلالگر پیاده سازی شده است و به سادگی برای تعداد ورودی های بیشتر قابل توسعه است.

کلیدواژه ها:

DBF ، تجزیه QR ، پیاده سازی ماتریس معکوس ، FPGA ، حذف اختلال ، فیلتر وفقی