طراحی اسیلاتور LC تزویج ضربدری کم توان در تکنولوژی FinFET
محل انتشار: دومین کنفرانس بین المللی مهندسی برق
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 491
فایل این مقاله در 19 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE02_338
تاریخ نمایه سازی: 7 اسفند 1396
چکیده مقاله:
در این مقاله یک اسیلاتور تزویج ضربدری توان پایین با منبع جریان دنباله طراحی شده است. برای کاهش توان، این طراحی با تکنولوژی FinFET 7nm LSTP انجام شده است و همچنین از روش های کاهش Vdd ، کاهش فرکانس خروجی اسیلاتور، بکارگیری Vth های مختلف و تکنولوژی SOI برای این منظور استفاده و تاثیر هر یک از این عوامل بررسی شده است. از سویی برای کاهش نویز فاز اسیلاتور از روش فیلترینگ نویز منبع جریان دنباله استفاده شده است. توان تلفاتی در این مقاله نسبت به نمونه های مشابه دیگر و کارهایی که تابحال انجام شده است بیش از 90 درصد کاهش یافته است. شبیه سازی با HSPICE و در تکنولوژی FinFET 7nm LSTP با ولتاژ منبع تغذیه 0.7 volt انجام شده است؛ دامنه پیک تا پیک ولتاژ نوسانی خروجی 0,82 ولت ، فرکانس نوسان خروجی 3.9 GHz ، توان تلفاتی حدود 30nwatt و نویز فاز اسیلاتور -112.57 dBc/Hz در آفست 1 MHz میباشد.
کلیدواژه ها:
نویسندگان
کمیل یزدانی
دانشجوی کارشناسی ارشد مدارات مجتمع الکترونیک دانشکده مهندسی برق ، دانشگاه شهید بهشتی ، تهران ، ایران
امید هاشمی پور تفرشی
دانشیار دانشکده مهندسی برق ، دانشگاه شهید بهشتی ، تهران ، ایران