کاهش توان مصرفی خط تاخیر مورد استفاده در DLL

در این مقاله روشی ارایه میشود که در آن با کاهش ولتاژ تغذیه و حذف توان استاتیکی، حلقه قفل شدهتاخیر جدیدی باتوان مصرفی بسیار کم و گستره فرکانسی مطلوب بدست می آید. ساختار تفاضلی این سلولتاخیر و فیدبک مثبت آن باعث افزایش سرعت و بهبودعملکرد نویزمی شود. دو مسیر ایجادکننده ولتاژ کنترلبه جهت افزایش گستره قفل به گونه ای تعبیه گردیده که برخلاف سایر سلول های تاخیر موجود درساختارDLL های متداول، از منبع جریانی نمی کشد؛ بدین ترتیب توان استاتیکی کل خط تاخیر تقریبا صفرشده و تنها توان مصرفی موجود توان دینامیکی می باشد. در مسیر منبع تغذیه و زمین دو ترانزیستور قرار دارد کههمین امرسبب کاهش سقف ولتاژ شده و درنتیجه کاهش ولتاژ تغذیه را مقدور می سازد. سلول تاخیرپیشنهادیدر تکنولوژی 0/18 میکرومتر با ولتاژ 1/2 ولت کارکرده ودارای گستره تاخیر در بازه 0/252 تا 0/46 نانو ثانیه بوده و در فرکانس مرجع 400 مگاهرتز با 8 سلول تاخیر 841 میکرووات توان مصرف می کند.

کلیدواژه ها:

حلقه قفل شده تاخیر ، توان پایین ، کاهش ولتاژ تغذیه ، سنتزکننده فرکانسی ، گستره فرکانسی وسیع