طراحی یک فیلتر IIR دیجیتال قابل برنامه ریزی بر اساس FPGA

FPGA ها به طور فزاینده ای در کاربردهای پردازش سیگنال با قابلیت، موازی، سرعت بالا، و در زمان سریع به بازار ارائه شده است. فیلتر دیجیتال یکی از مطالب مهم از فرایند سیگنال دیجیتال است. از ویژگی های انتخاب آن میتوان به فرکانس پایین آن در مقایسه با FIR اشاره کرد. فیلتر های دیجیتال IIR به طور گسترده ای در سیستم های پردازش سیگنال مدرن استفاده می شود.زبان توصیف سخت افزار مانند Verilog، از زبان های برنامه نویسی نرم افزار متفاوت است. زیرا شامل روش های توصیف انتشار زمان و سیگنال وابستگی خود (حساسیت) می باشد.در این مقاله، معماری ای از یک فیلتر IIR دیجیتال قابل برنامه ریزی بر اساس طرح هیئت مدیره شرکت XILINX FPGA ارائه شده است.در این معماری از طراحی سطح گیت استفاده شده است و به تجزیه و تحلیل پاسخ ضربه فیلتر IIR پرداخته می شود.

کلیدواژه ها:

فیلتر دیجیتال ، پاسخ ضربه ، FPGA ، Verilog HDL