کاهش نویز مدار مرجع ولتاژ Bandgap با بهینهسازی PSRR
محل انتشار: دومین کنفرانس بین المللی علوم و مهندسی
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 612
فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICESCON02_160
تاریخ نمایه سازی: 16 شهریور 1395
چکیده مقاله:
در این مقاله طراحی یک مدار پیشنهادی مرجع ولتاژ Bandgap با استتااده از ررانییتتتوریای CMOS برای حذف اثر دمایی و منبع رغذیه و کایش نویی بر روی ولتاژ خروجی ارائه شتده است نحوه عملکرد مدار پیشنهادی بر این اساس از که از آینهای جریان ککود خود بایاس با سوئینگ بالا برای کاهش وابستگی به منبع تغذیه و حذف ولتاژ بایاس استفاده شده است همچنین از دو ولتاژ بیس امیتر به صورت سری برای کاهش اثر عدم تطابق ترانزیستورهای MOSFET ، مدار رتامین کننده جریان بیس برای متتقل شدن ولتاژ خروجی از پروسه ساخ و خازن بزرگ برای حذف اغتشاش خارجی و طراحی ابعاد ترانیستورها یا برای کایش نویز خروجی در تحقیق آن بکار گرفته شده است . این بهبود منجر به کاهشحساسیت سیستم شده از که در نتیجه PSRR مدار در فرکانس 100 هرتز برابر -104- DB بدست آمده است و چکالی نویز خروجی مدار فرکانس 100 هرتز برابر (فرمول در متن اصلی مقاله) 11.3 است. ولتاژ خروجی مرجع ولتاژ شکاف باند 1/235 ولت می بادش که در رنج دمایی -40 درجه سانتی گراد و تا 100 درجه سانتی گراد ضریب دمایی 30 PPM بدست آمده است . مدار ارائه شده در تکنولوژی 0/18 میکرومتر CMOS با نرم افزار ADS شبیه سازی شده است.
نویسندگان
مجید نعیمی پور
دانشجوی کارشناسی ارشد، دانشکده مهندسی برق، دانشگاه زنجان
مصطفی یارقلی
استادیار، دانشکده مهندسی برق، دانشگاه زنجان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :