ارتقا کارایی دسته بندی بسته ها در الگوریتم های فضای چندتایی و الگوریتم فضای هرس شده با استفاده از واحد پردازش گرافیکی

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,160

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICIKT07_172

تاریخ نمایه سازی: 22 مهر 1394

چکیده مقاله:

از وظایف اصلی پردازنده های شبکه ای دسته بندی بسته ها می باشد. مهمترین مسئله در این زمینه، استفاده از الگوریتمی است که بتواند بسته ها را با سرعتی در حد سرعت انتقال اطلاعات در شبکه دسته بندی کند. این الگوریتم باید در مصرف حافظه هم به صورت بهینه عمل کند. الگوریتم های دسته بندی به دو رده ی کلی نرم افزاری و سخت افزاری تقسیم می شوند. روش های نرم افزاری علیرغم قابلیت توسعه پذیری و سفارشی سازی دارای سرعت پایین تری نسبت به روش های سخت افزاری هستند. با توجه به افزایش ترافیک اینترنت و نیاز به پاسخگویی سریع به درخواستها باید به فکر راهکاری برای تسریع الگوریتم های نرم افزاری بود. راهکار ارائه شده در این مقاله، استفاده از واحد پردازش گرافیکی می باشد. معماری واحد پردازش گرافیکی، قابلیت موازی سازی بالایی را در این واحد به وجود آورده است. دو الگوریتم فضای چندتایی و فضای هرس شده از الگوریتم هاینرم افزاری مطرح در حوزه ی دسته بندی بسته ها می باشند. در این مقاله، ابتدا هر دو الگوریتم دسته بندی فوق در واحد پردازش مرکزی و واحد پردازش گرافیکی پیاده سازی شده اند. برای پیاده سازی این الگوریتم ها در واحد پردازش گرافیکی از ابزار کودا استفاده شده است. کارایی نسخه موازی این دو الگوریتم، از دیدگاه زمان دسته بندی در واحد پردازش مرکزی و واحد پردازش گرافیکی مورد مقایسه قرار گرفته است. نتایج ارزیابی نشان می دهد که پیاده سازی این دو الگوریتم در واحد پردازش گرافیکی، زمان دسته بندی بسته ها را به شدت کاهش می دهد؛ در نتیجه تعداد بسته هایی که در یک واحد زمانی پردازش می شوند به میزان قابل توجهی افزایش می یابد.

نویسندگان

علی نجفی

دانشجوی کارشناسی ارشد شبکه های کامپیوتری، دانشکده مهندسی، دانشگاه بوعلی سینا، همدان

میلاد رفیعی

دانشجوی کارشناسی ارشد شبکه های کامپیوتری، دانشکده مهندسی، دانشگاه بوعلی سینا، همدان

مهدی عباسی

استادیار گروه مهندسی کامپیوتر، دانشکده مهندسی، دانشگاه بوعلی سینا، همدان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Zhou, Y. R. Qu, and V. K. Prasanna, "Multi-core ...
  • D. E. Taylor, "Survey and taxonomy of packet classification techniques, ...
  • D. Houzet, S. Huet, and A. Rahman, "SysCellC: a data-flow ...
  • V. Srinivasan, S. Suri , and G. Varghese, "Packet classification ...
  • P.-C. Wang, C.-T. Chan, W.-C. Tseng, and Y .-C. Chen, ...
  • A. Nottingham and B. Irwin, "GPU packet classification using OpenCL: ...
  • C.-L. Hung, Y.-L. Lin, K.-C. Li, H.-H. Wang, and S.- ...
  • Processing Units, " in Theoretical and Mathematict Foundations of Computer ...
  • K. Kang and Y. S. Deng, "Scalable packet classification via ...
  • S. Zhou, S. G. Singapura, and V .K. Prasanna, "High- ...
  • Y. Okitsu, F .Ino, and K. Hagihara, "High- performance cone ...
  • v. O. Nvidia cuda c best practices guide, May 2010. ...
  • Linear Search ...
  • Decomposition ...
  • Decision Tre 9 Tuple Space ...
  • Discrete Bit Selection " CPU ...
  • نمایش کامل مراجع