راهکارهای کاهش مصرف توان در تراشه های قابل پیکربندی

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 537

فایل این مقاله در 17 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICTMNGT02_213

تاریخ نمایه سازی: 22 آبان 1395

چکیده مقاله:

تراشه های قابل پیکربندی به دلیل انعطاف پذیری، قابلیت برنامه ریزی و مدت زمان کم چرخه تولید خروجی برای پیاده سازی سیستم های دیجیتال بسیار مطلوب هستند. در حالی که بیش از 20 سال که از زمان معرفی تراشه های قابل پیکربندی میگذرد، تحقیق و توسعه منجر به پیشرفت های شگرف در سرعت و کارآیی تراشه های قابل پیکربندی، کاستن شکاف بین تراشه های قابل پیکربندی و مدارهای مجتمع خاص و انتخاب تراشه های قابل پیکربندی به عنوان پلت فرمی برای اجرای مدارها دیجیتال شده است. متأسفانه، مزایای استفاده از تراشه های قابل پیکربندی در بسیاری از موارد به علت مصرف توان بالا و مساحت زیاد نادیده گرفته میشود. هدف کاهش مصرف توان، بدون تغییر زیاد در عملکرد و یا تحمیل مساحت بزرگ تراشه است بطوری که بتوان مناطق برنامه های کاربردی تراشه های قابل پیکربندی را به شکل مؤثر گسترش داد. کاهش توان مصرفی تراشه های قابل پیکربندی کلید کاهش هزینه های بسته بندی و سیستم خنک کننده، بهبود قابلیت اطمینان دستگاه، و موجب باز شدن درهایی به بازارهای جدید مانند تلفن همراه است. این مقاله راهکارهایی برای کاهش اتلاف توان ایستا و پویا درتراشه های قابل پیکربندی را ارائه داده است.

کلیدواژه ها:

تراشه های قابل پیکربندی ، مصرف توان ایستا ، مصرف توان پویا

نویسندگان

محسن تیرگری

دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان

فهیمه یزدان پناه

استادیار، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان

مهدیه یزدی زاده

دانشجوی کارشناسی ارشد، مهندسی کامپیوتر ، موسسه آموزش عالی غیرانتفاعی بعثت،کرمان

جابر پور نظری

دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Naressh Grover, M.K.Soni, Reduction of Power Consumption in FPGAs _ ...
  • I. Kuon and J. Rose, "Measuring the Gap Between FPGAs ...
  • and CAD for deep- submicron FPGAs, Kluwer Academic Architecture؛ه [3] ...
  • J. Cong and S. Xu, Technology mapping for FPGAs with ...
  • International Technology Roadmap for S emiconductors, "International technology roadmap for ...
  • K. J. Han, N. Chan, S. Kim, B. Leung, V. ...
  • S. D. Brown, ":An Overview of Technology, Architecture and CAD ...
  • Field Programmable Gate Arrays, " Proc. IEEE, vol. 81, no. ...
  • E. Ahmed and J Rose, _ Effect ofLUT and Cluster ...
  • of Fie ld-Pro grammable Gate Arrays: The Effect of Architecture؛ه ...
  • J. Cong and M. Smith, _ Parallel Bottom-Up Clustering Algorithm ...
  • A. Ling, D. P. Singh, and S. D. Brown, _ ...
  • A. Marquardt, V. Betz, and J. Rose, "Using Cluster-Based Logic ...
  • J. Cong and S. K. Lim, -Edge Separability Based Circuit ...
  • L. W. Hagen and A. B. Kahng, -Combining Problem Reduction ...
  • D. J.-H. Huang and A. B. Kahng, -When Clusters Meet ...
  • A. E. Dunlop and B. W. Kernighan, -A Procedue for ...
  • D. J.-H. Huang and A. B. Kahng, -Partit ioning-Based Standard-Cel ...
  • J. M. Kleinhans, G. Sigl, F. M. Johannes, and K. ...
  • A. Srinivasan, K. Chaudhary, and E. S. Kuh, -Ritual : ...
  • A. Marquardt, V. Betz, and J. Rose, -Timing -Driven Placement ...
  • C. Sechen and A Sangio vanni- Vincentelli, -The Timber Wolf ...
  • R. B. Hitchcock, -Timing Verification and the Timing Analysis Program, ...
  • T. Tuan and B. Lai. -Leakage Power Analysis of a ...
  • Xilinx, -Power Consumption in 65nm FPGAs, 2007. ...
  • A. Gayasen, Y. Tsai, N. Vijaykrishnan, M. Kandemir, M. Irwin, ...
  • Altera, -Quartus I Handbook, Vol. 3, Chapter 10, 2007. ...
  • Xilinx, -Power Consumption in 65nm FPGAs, 2007. ...
  • A. Rahman and V. Polavarapuv. -Evaluation of Low-Leakage Design Techniques ...
  • Meng Y, Sherwood T, Kastner R. Leakage power reduction of ...
  • Kumar A, Anis M. Dual-threshold CAD framework for sub threshold ...
  • نمایش کامل مراجع