معرفی و شبیه سازی یک نانوترانزیستور نوین عمودی تونلزنی بر روی زیرلایة SOI با عکس شیب ناحیه زیر آستانه بهبود یافته

سال انتشار: 1386
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,119

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

IPC86_288

تاریخ نمایه سازی: 20 دی 1385

چکیده مقاله:

ساختار جدیدی از ترانزیستورهای تونل زنی عمودی بر روی زیرلایه SOI معرفی گردیده است که عکس شیب ولتاژ - جریان ناحیه زیر آستانه ( عامل ) S آن کمتر از مقدار ایده آل آن در ترانزیستورهای ماسفت معمولی است . چنین ساختاری قبلاً بر روی زیرلایه های سیلیکانی ساخته و مدل سازی گردیده است که در آن متوسط عکس شیب ناحیه زیر آستانه بالاتر از 60 میلی ولت بر دهه در دمای اتاق است . در این مقاله ، ما سعی کردهایم با شبیهسازی این افزاره بر روی زیرلایهی SOI ( سیلیکان بر روی عایق ) ، مقدار گزارش شدةS را به یک سوم آن کاهش دهیم . این ساختار جریان را از طریق کنترل تونل زنی الکترون از باند ظرفیت به باند هدایت ناحیة سیلیکون ذاتی کنترل میکند . با جایگزینی زیرلایة عادی با زیرلایة SOI ، خروج الکترونهای تشکیل دهندة جریان تونلزنی از ناحیة تخلیة بین سورس و سیلیکان ذاتی، آسانتر صورت میگیرد و رفتار منحنی لگاریتمی جریان بر حسب ولتاژ و در نتیجه عامل s بهبود مییابد

نویسندگان

هادی حسین زادگان

دانشکده مهندسی برق و کامپیوتر دانشگاه تهران

بهجت فروزنده

دانشکده مهندسی برق و کامپیوتر دانشگاه تهران

پویا هاشمی

گروه مهندسی برق و علوم کامپیوتر، دانشگاه MIT ، ایالات متحده آمریکا

عزت اله ارضی

دانشکده فیزیک دانشگاه تهران