طراحی و پیاده سازی سخت افزاری رمزگذاری و رمزگشایی AES با طرح خط لوله فیدبک دار

سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,619

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCC03_035

تاریخ نمایه سازی: 31 اردیبهشت 1386

چکیده مقاله:

هدف مقاله ارائه پیاده سازی سخت افزاری رمزگذار و رمزگشای AES بر روی FPGA بهصورت کارآمد است. در این راستا بر اساس الگوریتم AES چند معماری مختلف برای پیاده سازی سخت فازاری طراحی گردید ه است که دو طرح آن برای رمزگذار و رمزگشای AES با طول کلید 128 بیت پیاده سازی شده اند. هر دور در این الگوریتم شامل چهار بخش است که هر بخش به صورت یک واحد مجزا درچند نمونه طراحی شده است . پس از بررسی جزئیات پیاده سازی هر زیر واحد در این الگوریتم ، نتایج پیاده سازی های نهایی این دو طرح آورده شده است و با برخی از نتایج گزارش شده مقایسه گردیده است .در این مقایسه نسبت نرخ داده به سخت افزار مصرف شده دارای بهبود چشمگیری تاحد دو برابر نسبت به سایرین بوده است.

نویسندگان

مهدی عطائی نائینی

دانشگاه صنعتی اصفهان

یاسر افتخاری روزبهانی

دانشگاه صنعتی اصفهان

حسین سعیدی

دانشگاه صنعتی اصفهان

مهدی برنجکوب

دانشگاه صنعتی اصفهان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • "High Performance AES Core for Xilinx FPGA", Helion Technology Data ...
  • مهدی عطائی نائینی، معماری پر سرعت IPSec و پیاده‌سازی توابع ...
  • J. Daemen and V. Rijmen, 0010vanced Encryption Standard', NIST FIPS ...
  • , Jurvinen et al, "A. fully pipelined memoryless 17.8 Gbps ...
  • A. Hodjat and I. Verbauwhede, _ _ Gbits/s Fully Pipelined ...
  • ''Dual-Port Block Memory for V irtex, Virtex-E, Virtex-II, Virtex-II Pro, ...
  • A. Elbirt, V. Yip, B. Chetwynd ard C. Paar, :0An ...
  • Standaert et eil, "Efficient Implem entation of Rijndael Encryption _ ...
  • L. /VcLoone, *High Performance Single-Chip FPGA Rijndael Algorithm Implem evtatiovs ...
  • نمایش کامل مراجع