CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)
عنوان
مقاله

طراحی و پیاده سازی سخت افزاری رمزگذاری و رمزگشایی AES با طرح خط لوله فیدبک دار

اعتبار موردنیاز: ۱ | تعداد صفحات: ۱۰ | تعداد نمایش خلاصه: ۲۹۴۵ | نظرات: ۰
سال انتشار: ۱۳۸۴
نوع ارائه: شفاهی
کد COI مقاله: ISCC03_035
زبان مقاله: فارسی
حجم فایل: ۹۱۱.۷ کلیوبایت (فایل این مقاله در ۱۰ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید. در پایگاه سیویلیکا عموما مقالات زیر ۵ صفحه فولتکست محسوب نمی شوند و برای خرید اینترنتی عرضه نمی شوند.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود PDF مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۱۰ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳۰,۰۰۰ ریال

آدرس ایمیل خود را در زیر وارد نموده و کلید خرید با پرداخت اینترنتی را بزنید. آدرس ایمیل:

رفتن به مرحله بعد:

در صورت بروز هر گونه مشکل در روند خرید اینترنتی، بخش پشتیبانی کاربران آماده پاسخگویی به مشکلات و سوالات شما می باشد.

مشخصات نویسندگان مقاله طراحی و پیاده سازی سخت افزاری رمزگذاری و رمزگشایی AES با طرح خط لوله فیدبک دار

  مهدی عطائی نائینی - دانشگاه صنعتی اصفهان
  یاسر افتخاری روزبهانی - دانشگاه صنعتی اصفهان
  حسین سعیدی - دانشگاه صنعتی اصفهان
    مهدی برنجکوب (شناسه پژوهشگر - Researcher ID: ۴۸۶۹)
دانشگاه صنعتی اصفهان

چکیده مقاله:

هدف مقاله ارائه پیاده سازی سخت افزاری رمزگذار و رمزگشای AES بر روی FPGA بهصورت کارآمد است. در این راستا بر اساس الگوریتم AES چند معماری مختلف برای پیاده سازی سخت فازاری طراحی گردید ه است که دو طرح آن برای رمزگذار و رمزگشای AES با طول کلید 128 بیت پیاده سازی شده اند. هر دور در این الگوریتم شامل چهار بخش است که هر بخش به صورت یک واحد مجزا درچند نمونه طراحی شده است . پس از بررسی جزئیات پیاده سازی هر زیر واحد در این الگوریتم ، نتایج پیاده سازی های نهایی این دو طرح آورده شده است و با برخی از نتایج گزارش شده مقایسه گردیده است .در این مقایسه نسبت نرخ داده به سخت افزار مصرف شده دارای بهبود چشمگیری تاحد دو برابر نسبت به سایرین بوده است.

کلیدواژه‌ها:

AES ، پیاده سازی ، جعبه جانشینی ، ترکیب ستون ها، رمز

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-ISCC03-ISCC03_035.html
کد COI مقاله: ISCC03_035

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
عطائی نائینی, مهدی؛ یاسر افتخاری روزبهانی؛ حسین سعیدی و مهدی برنجکوب، ۱۳۸۴، طراحی و پیاده سازی سخت افزاری رمزگذاری و رمزگشایی AES با طرح خط لوله فیدبک دار، سومین کنفرانس انجمن رمز ایران، اصفهان، دانشگاه صنعتی اصفهان، انجمن رمز ایران، https://www.civilica.com/Paper-ISCC03-ISCC03_035.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (عطائی نائینی, مهدی؛ یاسر افتخاری روزبهانی؛ حسین سعیدی و مهدی برنجکوب، ۱۳۸۴)
برای بار دوم به بعد: (عطائی نائینی؛ افتخاری روزبهانی؛ سعیدی و برنجکوب، ۱۳۸۴)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • J. Daemen and V. Rijmen, 0010vanced Encryption Standard', NIST FIPS ...
  • , Jurvinen et al, "A. fully pipelined memoryless 17.8 Gbps ...
  • A. Hodjat and I. Verbauwhede, _ _ Gbits/s Fully Pipelined ...
  • "High Performance AES Core for Xilinx FPGA", Helion Technology Data ...
  • ''Dual-Port Block Memory for V irtex, Virtex-E, Virtex-II, Virtex-II Pro, ...
  • مهدی عطائی نائینی، معماری پر سرعت IPSec و پیاده‌سازی توابع ...
  • A. Elbirt, V. Yip, B. Chetwynd ard C. Paar, :0An ...
  • Standaert et eil, "Efficient Implem entation of Rijndael Encryption _ ...
  • L. /VcLoone, *High Performance Single-Chip FPGA Rijndael Algorithm Implem evtatiovs ...
  • علم سنجی و رتبه بندی مقاله

    مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
    نوع مرکز:
    تعداد مقالات: ۲۰۲۶۱
    در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

    مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    مقالات پیشنهادی مرتبط

    مقالات مرتبط جدید

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.