تکنو لوژی کاهش نشتی در حال افزایش ( افزایش یافته ) بوسیله ی جایگزینی گیت

سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 960

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCEE11_179

تاریخ نمایه سازی: 15 اسفند 1386

چکیده مقاله:

استفاده از تکنولوژی کنترل بردار ورودی ) ) IVC از تاثیری زیادی در مدارهایCMOSبردارنشتی مینیمم MLV برای مدارها به روش توقف کردن و کاهش نشتی MLV استفاده می کند تا بردار نشتی مینیممی را برای مدارها در سطح خفته ای برای کاهش نشتی بکار ببرد . گیت های منطقی اضافی می توانندبه عنوان نقاط کنترلی درج بشوند تا آن را مطلوبتر کنند . در این مقاله ما ارائه می کنیم تکنولوژی جابجایی گیت ها که بیشتر باعث کاهش نشتی شود . ایده اساسی این است که گیتی را که در بدترین حالت نشتی است با گیت کتابخانه ای جابجا کنیم . در حالیکه کاربرد درست مدار را در سطح فعال حفظ می کنیم . ما همچنین توسعه می دهیم یک نزدیکی تقسیم و پیروزی را که از یک ابتکار جابجایی گیت سریع یک جستجوی سریع MLV مطلوب وبهینه برای مدارهای درختی و یک الگوریتم وراثتی برای اتصال کردن مدارهای درختی تمام می شود ایجاد می شود . ماآزمایشاتی را انجام می دهیم در مدارهای نشانه دار . نتایج نشان می دهند که تکنیک ما ١٠درصد تا ٢٤نشتی را کم کند نسبت به روش های IVC شناخته شده و MLV بهینه بدون هیچ جریمه ی تاخیری وافزایش کم درآن ناحیه . تعداد کلمات این چکیده ١٩٢می باشد

نویسندگان

میثم شجاعی جشوقانی

دانشگاه صنعتی جندی شاپور

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • کاهش جریان نشتی در CMOSبو سیله ی بردارهای ورودی مولف ...
  • الگوریتم برای کاهش نشتی مولف ...
  • -ا لگوریتم کاهش توان نشتی مولف جانسون ...
  • نمایش کامل مراجع