استفاده از طرح زمین کردن مجازی سگمنت شده برای کاهش توان حافظه های استاتیک
محل انتشار: یازدهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 979
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE11_184
تاریخ نمایه سازی: 15 اسفند 1386
چکیده مقاله:
در این مقاله یک معماری جدید SRAM (حافظه های استاتیک با دستیا بی تصادفی ) کم توان بر اساس طرح زمین کردن مجازی سگمنت شده معرفی شده است . این طرح توان کم و مصرف انرژی کم را ازهردونقطه نظردینامیک و استاتیک ارائه می کند . در این طرح کلمات متعددی در یک ردیف قرار می گیرند و در عین حال مصرف توان خطوط بیت انتخاب نشده ،زمانیکه یک ک لمه
دستیابی شده است، در سطح پایین نگه داشته می شود . این ویژگی، قرار دادن کلمات متعدد را در یک ردیف با پایین نگه داشتن مصرف توان ممکن می سازد .
کلیدواژه ها:
حافظه های استاتیک کم توان ، معماری زمین کردن مجازی سگمنت شده
نویسندگان
ایلقار دادی زاده
مجتمع دان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :